Jump to content

    

Xilinx Vitis

1 hour ago, Volkov said:

Может и так. Исправил, установив все семейство седьмой серии. Похоже, коркам Арктикса не хватало.

Сомнительно это - у меня из 7ых стоит только артикс + Zynq, MpSOC и KU - т.е. ни одно семейство не представлено полностью

Share this post


Link to post
Share on other sites

Приветствую!

6 minutes ago, fguy said:

Сомнительно это - у меня из 7ых стоит только артикс + Zynq, MpSOC и KU - т.е. ни одно семейство не представлено полностью

Когда свою корку пакуешь можно задать  привязку для всего семейства (семейств) чипов или только для конкретных  part. Естественно потом могут быть проблемы если такого part не будет в новом месте. 

Удачи! Rob. 

Share this post


Link to post
Share on other sites
2 hours ago, RobFPGA said:

Приветствую!

Когда свою корку пакуешь можно задать  привязку для всего семейства (семейств) чипов или только для конкретных  part. Естественно потом могут быть проблемы если такого part не будет в новом месте. 

Удачи! Rob. 

Дело в том что у меня эта ошибка с "партами" вылезала даже на новом проекте с одним штатным ядром в бд. Имхо это косяк установки - не зря на офсайте убрали полный витис, хотя и в виваде этот косяк то же есть.

Share this post


Link to post
Share on other sites

Xilinx обновил дистрибутивы вивады и витис сегодняшним числом, но офлайн витис по прежнему не доступен.

Share this post


Link to post
Share on other sites
22 минуты назад, fguy сказал:

Xilinx обновил дистрибутивы вивады и витис сегодняшним числом, но офлайн витис по прежнему не доступен.

Действительно. Интересно, что же изменилось? Сборка вивады та же?

Share this post


Link to post
Share on other sites
15 hours ago, Flood said:

Действительно. Интересно, что же изменилось? Сборка вивады та же?

Сборка не та же. поменялось как SW build, так и IP build. Правда нигде не вижу патчноты.

Share this post


Link to post
Share on other sites
23 часа назад, RobFPGA сказал:

Всего лишь присвоение входному порту?

Верилог не только позволяет выстрелить себе ногу, но ещё и из гранатомёта.

Share this post


Link to post
Share on other sites

Приветствую.

15 minutes ago, andrew_b said:

Верилог не только позволяет выстрелить себе ногу, но ещё и из гранатомёта.

Зато он позволяет "стрелять" как из пулемета. :biggrin:

Удачи! Rob.

Share this post


Link to post
Share on other sites

Скачал новый офлайн витис. Дистрибутив более новой сборки. Пока заметил только что при выборе чипов теперь нельзя отказаться от 7й серии - всегда будет поставлено все семейство полностью.

Edited by fguy

Share this post


Link to post
Share on other sites

У меня не импортируются проекты из сдк, точнее, когда импортируешь, то говорит что все ок, но потом, если раскликнуть проект, то там ничего нет. Соответственно, ни о каком билде речи быть не может.

У меня одноно так? Или кто то еще на такое напоролся?

Витис скачан сегодня (то есть версия самая свежая на сенодняшний день)

Share this post


Link to post
Share on other sites
On 10/8/2019 at 2:55 PM, alexadmin said:

HLS - это низкоуровневый (хе-хе) инструмент генерации аппаратуры из программного кода, которым пользуется в т.ч. OpenCL и SDSoC.

Спасибо, честно говоря не знал!

Share this post


Link to post
Share on other sites

Create an account or sign in to comment

You need to be a member in order to leave a comment

Create an account

Sign up for a new account in our community. It's easy!

Register a new account

Sign in

Already have an account? Sign in here.

Sign In Now