[addi II 0]

Здравствуйте!

Есть старенькая алтера на нй делаю двунаправленную шину. Внешнего управления bidir  нет.

Вопрос как логикой управлять bidir порта( пример от алтеры на сайте ин тел не подойдёт, там внешнее управление )?.

Спасибо!

[MaratZuev 0]

Вопрос не совсем понятен: какая разница, чем управлять сигналом разрешения (перевода) в третье состояние?
 

module test(
    input logic signal_a,
    input logic signal_b,
    input logic data_in,
    output logic data_out,
    inout logic data_bus
);

    logic signal_c;
    assign signal_c = signal_a & signal_b;

    assign data_bus = signal_c ? data_in : 'z;
    
    assign data_out = data_bus; 

endmodule : test 

[addi II 0]

В вашем примере сигналы внешние(по отношению к модулю), у меня в модуле нет приходящих сигналов по которым бы я делал бы enable. Грубо говоря управляю по внутреннему счетчику. В итоге  синтезатор не рисует буфер с третьем сосотоянием

[zombi 0]

2 hours ago, addi II said:

В вашем примере сигналы внешние(по отношению к модулю), у меня в модуле нет приходящих сигналов по которым бы я делал бы enable.

Так добавьте внешний/ние приходящй/щие сигнал/лы по которому/ым и делайте enable! и проверьте рисует али нет ?

на то он и СИНТЕЗАТОР чтобы в нём СИНТЕЗИРОВАТЬ все что угодно!

[RobFPGA 27]

Приветствую!

13 hours ago, addi II said:

В вашем примере сигналы внешние(по отношению к модулю), у меня в модуле нет приходящих сигналов по которым бы я делал бы enable. Грубо говоря управляю по внутреннему счетчику. В итоге  синтезатор не рисует буфер с третьем сосотоянием

Было бы просто замечательно если бы вы сопроводили свой вопрос кодом к которому у вас вопросы  - а иначе мы тут еще пару дней будем догадываться что за логика у вас в модуле и как ее соединить с буфером.  А для логики с 3-тим состоянием и 3-х дней  может не хватить 

Удачи! Rob.

[Plain 166]

8 часов назад, addi II сказал:

делаю двунаправленную шину

Надо полагать, и снаружи, и внутри.