[axiieflex 0]

Доброго времени суток.

Может кто подсказать сколько на счет софт ядра RISC-V под FPGA, вел ли кто-то эксперименты над этим? 
Поскольку на сайте SiFive материалы есть, но там все далеко не так просто как могло быть.

Спасибо.

[iosifk 3]

7 минут назад, axiieflex сказал:

, но там все далеко не так просто как могло быть.

Так написать им и спросить. А потом это нам рассказать...

[axiieflex 0]

1 минуту назад, iosifk сказал:

Так написать им и спросить. А потом это нам рассказать...

Увы они на каждое письмо по 4-5 дней отвечают :/

[iosifk 3]

8 минут назад, axiieflex сказал:

Увы они на каждое письмо по 4-5 дней отвечают :/

Ну и какая в этом проблема? Ну дайте им свой скайп-адрес, чтобы поговорить за чашкой кофе... В конце концов сделайте по взрослому. Скажите им, что Вы планируете написать статью Для КиТ об их делах. И попросите материалов для статьи. Ну а потом, после публикации они с Вами до смерти дружить будут, потому что Вы им отошлете верстку статьи или на выставке в Москве передадите журнал. А Вы будете дружить с ними. А мы в редакции получим цикл статей. Ваша девушка получит колечко, купленное на гонорары... А я - виртуальную банку пива в мой огромный виртуальный склад. Вот как-то так. Все в стиле юного американского предпринимателя, про которого писал Марк. 

Изменено 3 августа, 2019 пользователем iosifk

[axiieflex 0]

6 минут назад, iosifk сказал:

Ну и какая в этом проблема? Ну дайте им свой скайп-адрес, чтобы поговорить за чашкой кофе... В конце концов сделайте по взрослому. Скажите им, что Вы планируете написать статью Для КиТ об их делах. И попросите материалов для статьи. Ну а потом, после публикации они с Вами до смерти дружить будут, потому что Вы им отошлете верстку статьи или на выставке в Москве передадите журнал. А Вы будете дружить с ними. А мы в редакции получим цикл статей. Ваша девушка получит колечко, купленное на гонорары... А я - виртуальную банку пива в мой огромный виртуальный склад. Вот как-то так. Все в стиле юного американского предпринимателя, про которого писал Марк. 

 

Уже предложил Skype/Telegram и прочее - молчат :( На первое письмо отвечают бодро, на все остальные как рыба об лед.
Хотел просто спросить - может кто-то с форума имел ли уже дело с RISC-V.

[iosifk 3]

2 минуты назад, axiieflex сказал:

Уже предложил Skype/Telegram и прочее - молчат :( На первое письмо отвечают бодро, на все остальные как рыба об лед.

Не отвечают, потому что не видят в Вас интереса. Да Вы им ничего наверняка и не предложили. А вот когда интерес увидят, тогда и отношение другое будет. Главное понять, что их может заинтересовать кроме денег...

[Doka 1]

axiieflex

а чего на SiFive свет клином не сошёлся?

Они лишь одни _из_ кто работает с инфрастуктурой RISC-V.

Тот же WD или опенсорсный консорциум, в который они вошли (да и с целом поиск по гитхаб по тегу RV32 решает)

Или хотя бы на отечественного импортозаместителя - Синтакор (тоже есть на гитхаб опенсорсное ядро).

 

PS: один из недостатков ядер SiFive  в том, что у них машинный верилог (полученный из чизела), поэтому если припрёт - поправить в верилоге что-то врядли получится (равно как и найти документацию на этот машинный верилог). По кр. мере 3 года назад было именно так, сейчас как не в курсе, но врядли они так подсобрались и стали использовать рукотворный верилог - не их approach (как говорят у  них на родине)

[StewartLittle 41]

4 часа назад, Doka сказал:

а чего на SiFive свет клином не сошёлся?

+1

Навскидку из бесплатного:

Syntacore SCR1 (наши люди): https://syntacore.com/page/products/processor-ip/scr1

ПЛИС Gowin (мы поставляем) + ASPENCORE (IP-ядро N25): https://www.gowinsemi.com/en/support/database/570/

[gk2 0]

https://github.com/enjoy-digital/litex

Генератор SOC на Питоне. Несколько видов  процессоров  LM32, Mor1kx, PicoRV32, VexRiscv, Minerva 

Контроллер DRAM      SDR, DDR, DDR2,3,4  и прочее

На VexRiscv запустили Linux  https://github.com/litex-hub/linux-on-litex-vexriscv

Сгенерированные  ядра  VexRiscv  https://github.com/m-labs/VexRiscv-verilog

Да собственно несложно и самому сгенерить - есть демки и какое-то описание    https://github.com/SpinalHDL/VexRiscv

Пользовался сам  VexRiscv small and productive.

[axiieflex 0]

В 05.08.2019 в 11:19, Doka сказал:

axiieflex

а чего на SiFive свет клином не сошёлся?

Они лишь одни _из_ кто работает с инфрастуктурой RISC-V.

Тот же WD или опенсорсный консорциум, в который они вошли (да и с целом поиск по гитхаб по тегу RV32 решает)

Или хотя бы на отечественного импортозаместителя - Синтакор (тоже есть на гитхаб опенсорсное ядро).

 

PS: один из недостатков ядер SiFive  в том, что у них машинный верилог (полученный из чизела), поэтому если припрёт - поправить в верилоге что-то врядли получится (равно как и найти документацию на этот машинный верилог). По кр. мере 3 года назад было именно так, сейчас как не в курсе, но врядли они так подсобрались и стали использовать рукотворный верилог - не их approach (как говорят у  них на родине)

Вы правы, там все еще чизель :)

В общий консорциум по RISC-V самые крупные игроки вошли это SiFive и WD. Но WD кремний не делает, в отличие от SiFive :)

Изменено 10 августа, 2019 пользователем axiieflex

[mantech 33]

В 03.08.2019 в 11:37, axiieflex сказал:

Может кто подсказать сколько на счет софт ядра RISC-V под FPGA,

Сорри за оффтоп и вопрос ламера, а что в этом риске такого хорошего?  Программировать только на гцц, софта мало и поддерживается несколькими фирмами и то не понятно как...  Для плисов вроде, как есть бесплатные готовые процессоры, с примерами софта и реализации, да и сейчас уже полно плисов с встроенным аппаратным АРМом, в чем фишка? Или просто ради интереса попробовать?

[axiieflex 0]

1 минуту назад, mantech сказал:

Сорри за оффтоп и вопрос ламера, а что в этом риске такого хорошего?  Программировать только на гцц, софта мало и поддерживается несколькими фирмами и то не понятно как...  Для плисов вроде, как есть бесплатные готовые процессоры, с примерами софта и реализации, да и сейчас уже полно плисов с встроенным аппаратным АРМом, в чем фишка? Или просто ради интереса попробовать?

NIOSII - 32bit, Microblaze - 32bit, RISC-V - 32/64bit возможны :)

Изменено 10 августа, 2019 пользователем axiieflex

[mantech 33]

1 минуту назад, axiieflex сказал:

RISC-V - 32/64bit :

В смысле? 32х бит не хватает??  Вот еще как бывает 

[axiieflex 0]

Только что, mantech сказал:

В смысле? 32х бит не хватает??  Вот еще как бывает 

Ну современные FPGA уже давно перешагнули лимит 4GB по памяти, топовые Xilinx (серия HBM) уже идут с 16GB HBM на борту, не говоря про внешнюю DDR, поэтому 32 битные ядра хороши лишь как MCU.

[mantech 33]

3 минуты назад, axiieflex сказал:

уже идут с 16GB HBM на борту, не говоря про внешнюю DDR

Понятно, тогда странно, что свои ядра они не модернизировали...