[Conv 0]

Кто нить юзал ADC124S051 или другой из это же серии (SAR)?

Что-то я не пойму следующую тонкость.
По описанию, тактовая частота АЦП 200 - 500 кГц. При этом преобразование запускается, когда появляется SCLK на SPI . Из данных в описании получается, что соотношение между SCLK и тактовой АЦП как 16:1.

При этом написано, что переход к выдаче данных происходит на 5-м такте SCLK. Как АЦП может успеть сделать преобразование за 4 такта.

Петрушка такая, что простенький алгоритм периодически опрашивает АЦП по SPI. Статические напряжения обрабатываются нормально. Но при переходе на AC (50 Гц) начинается ахинея. При всём при том по описанию АЦП можно использовать для преобразований сигналов с полосой до 40 кГц.

[MegaVolt 25]

Преобразование 13 тактов. Оно заканчивается и на следующем цикле данные выдаются наружу. Т.е. во время оцифровки текущего значения выдаётся наружу предыдущее. Был не прав :(

Что есть ахинея не очень понятно :((( График бы. Того что на входе и того что на выходе.

[Plain 168]

Это обычный АЦП ПП, как в древние времена — просто выход компаратора тупо обозвали MISO — поэтому 4 такта забирает себе УВХ, а дальше компаратор начинает побитно выдавать на выход результат сравнения. А в ахинее виноват фильтр перед АЦП, или его отсутствие, и/или несоответствующий монтаж/обвес.

[Conv 0]

Так вопрос не совсем об этом.
Тактовая в 16 раз ниже, чем SCLK. Да ещё последовательные приближения. И как это всё может быть за 16 тактов SCLK?

При всём притом при CS в "1" чип в спячке.

Или частота сэмплов - это реальная частота сэмплов? Тогда так и получается, что на 16 делится.

Изменено 25 июля, 2019 пользователем Conv

[MegaVolt 25]

В смысле ясно же написано что 500ksps при частоте 4 МГц т.е. как раз 16 тактов на семпл. Из этих 16 4 бита пустых и 12 данных получаемых реалтайм.

[Conv 0]

1 minute ago, MegaVolt said:

В смысле ясно же написано что 500ksps при частоте 4 МГц т.е. как раз 16 тактов на семпл. Из этих 16 4 бита пустых и 12 данных получаемых реалтайм.

Хорошо, спасибо. Тема закрыта.