[PICNICK 0]

Доброго времени суток. 

Решил попробовать сделать управление LCD панелью по LVDS. Код в графическом веде на мегафункции LVDS. Но возникают ошибки. Что я упустил, подскажите пожалуйста...  Схема во вложении

APEX 20KE

LVDS.bmp

[Flip-fl0p 4]

Ваша картинка с телефона открывается в ужасающей низком качестве. Разобрать, что там написано невозможно.

[yakub_EZ 0]

Лучше бы написали текстом полностью сообщение о ошибке, полностью его не видно. Пишет про то что там PLL не хочет быть тактированным от другого PLL.

[PICNICK 0]

Error: clk port of ClockLock PLL, LVDS receiver PLL, or LVDS transmitter PLL "lvds2:inst|altlvds_tx:altlvds_tx_component|pll" must be driven by non-inverted input pin or, in an LVDS transmitter PLL, the output of an LVDS receiver PLL.

Пробовал PINs по разному конфигурировать, не помогло. Если к функции не подключать пины, то ошибка не формируется.

Спасибо. 

[andrew_b 14]

1 час назад, Flip-fl0p сказал:

Ваша картинка с телефона открывается в ужасающей низком качестве. Разобрать, что там написано невозможно.

И ещё. Цеплять многомегабайтные bmp -- моветон.

27 минут назад, PICNICK сказал:

Пробовал PINs по разному конфигурировать, не помогло

Вам же пишут:

Цитата

clk port of ClockLock PLL, LVDS receiver PLL, or LVDS transmitter PLL "lvds2:inst|altlvds_tx:altlvds_tx_component|pll" must be driven

У вас внутри блока lvds2 есть PLL, которая затактирована неправильно.

Схемный ввод бросайте. Изучайте языки.

[PICNICK 0]

Картинка, кстати, не с телефона.... PrintScreen рабочего стола

Так виднее???

[Lmx2315 2]

Вы второй раз постите фотку и второй раз не видно полностью первое красное предупреждение. Может там что-то важное написано?

з.ы.

просто скопируйте сюда строку с предупреждением, необязательно мегабайтные ковры лепить. 

 

[PICNICK 0]

2 Lmx2315 

Error: clk port of ClockLock PLL, LVDS receiver PLL, or LVDS transmitter PLL "lvds2:inst|altlvds_tx:altlvds_tx_component|pll" must be driven by non-inverted input pin or, in an LVDS transmitter PLL, the output of an LVDS receiver PLL.

Больше нет ни предупреждений, ни ошибок

Изменено 19 июля, 2019 пользователем PICNICK

[PICNICK 0]

Больше нет ни предупреждений, ни ошибок

[andrew_b 14]

И ещё, для LVDS-выходов никаких инверторов руками вставлять не надо. Надо или вставлять специальный буфер,  или ещё проще: вывести сигнал на p-ногу, а в qsf обконстрейнить её как LVDS. n-ногу Квартус добавит сам.

[PICNICK 0]

Two PLLs are designed to support the LVDS interface. When using LVDS,
the I/O clock runs at a slower rate than the data transfer rate. Thus, PLLs
are used to multiply the I/O clock internally to capture the LVDS data. For
example, an I/O clock may run at 105 MHz to support 840 megabits per
second (Mbps) LVDS data transfer. In this example, the PLL multiplies the
incoming clock by eight to support the high-speed data transfer. You can
use PLLs in EP20K400E and larger devices for high-speed LVDS
interfacing.

Походу просто на моем APEX EP20K60EQ нет поддержки LVDS..... даташиты читать нужно

[Nieve 0]

Если вы тактируете одну PLL от другой, то напрямую так делать нельзя. Либо используйте одну PLL и от нее пускайте разные клоки, либо выводите выход одной PLL наружу и заводите его на вход во вторую, обозначив его как входной тактовый сигнал.

[andrew_b 14]

34 минуты назад, PICNICK сказал:

Походу просто на моем APEX EP20K60EQ нет поддержки LVDS..... даташиты читать нужно

Может, повнимательнее почитаете? Там должно быть в самом начале написано, что есть в чипе.

[PICNICK 0]

Попробую...Спасибо.

[PICNICK 0]

В проекте поменял чип на Cyclone ||, компиляция прошла успешно. 

Всем спасибо!