Jump to content

    

упрощение платы: уменьшение числа слоев и снятие элементов - как?

в интернетах советуют экспортировать в ascii, там все поправить и импортировать обратно - как-то не нравится мне такой подход...

плата достаточно сложная ссылки на Layer xx в ascii встречаются часто, структура его мне так сразу непонятна, вообщем хотелось бы более наглядный метод с ГУЯми.

на плате есть цифровая часть и аналоговая (RF), хотелось бы сохранить аналоговую, а из цифровой выкинуть корпуса BGA и, увеличив размер, вклеить TQFP, ну и переразвести цифру, сохранив аналоговую разводку

я это видел бы так: неким скриптом выкачиваем список protected цепей - таких цепей много, мышкой кликать замаешься (можно ли скриптом поснимать protect?) после этого снимаем лишние компоненты и лишние слои, затем обратно закачиваем protected (опять же можно ли?)

как убрать слой?

по результатам будет сохранена топология и можно будет дорисовывать цифру...

------------------

правильно ли я "думаю"?

если нет, как это делать правильно?

 

Share this post


Link to post
Share on other sites

А Вы можете в личку скинуть проект посмотреть?

Share this post


Link to post
Share on other sites
20 hours ago, yes said:

как убрать слой?

правильно ли я "думаю"?

если нет, как это делать правильно?

 

Без всяких подвыподвертов (попробуйте произнести в компании после трех кружек пива) слои удаляются там же, где и добавляются.

Единственное условие - слой должен быть ПУСТЫМ.

А сохранение кусков дизайна - это Reuse. Читать документацию и тренироваться.

Share this post


Link to post
Share on other sites
1 minute ago, Gorby said:

Единственное условие - слой должен быть ПУСТЫМ.

как он может быть пустым?

а via, например?

я сильно предполагаю, что для КАДов эта (как мне кажется примитивная) задача не имеет решения

-----------

если пользоваться reuse - можно ли там сохранить только слои top/bottom?

по поводу документации - хочется оценить - стоит ли читать. все-таки некоторая дебильность КАДов предполагает "погружение" в их фичи/глюки, которое я не могу себе позволить...

вот например тот же "протектед" - отображено в документации замечательно :)

reduce.png

Share this post


Link to post
Share on other sites
13 hours ago, ОРКАДА said:

А Вы можете в личку скинуть проект посмотреть?

реальный проект не могу. но я готов потренироваться на кошечках - то есть любое учебное изменение, то есть демонстрация такой процедуры - очень интересно.

собственно, я хотел бы понять, возможно ли эту процедуру сделать без черезмерных усилий, то есть без кликанья мышкой по каждой цепи, или элементу (можно ли, если очищать слой заменить via на какие-то "пустые" в этом слое, с разрывом цепей, групповой операцией, а не для каждого) - то есть проще ли будет так, чем перерисовать?

почему сразу не хочется перерисовывать - в аналоговой части проводники с разными волновыми сопротивлениями, какие-то согласования, которые я не понимаю и т.д.

Share this post


Link to post
Share on other sites

Думается это недодумки у PADSа если ваш проект в нем. Проще копи-пастить в новый проект при наличии опыта ... хотя правильнее проект делать по новой, быстрее получится.

Боязънь ... разных волновых сопротивлений, согласований, никак не сравнимо с теми переделками что задумали. Там не тривиальная проблема с питанием, EMI, целостностью и тп,

и вам потребуется прогонять через гиперлинкс весь проект не раз.

 

Такие задачи имеют решения!

Share this post


Link to post
Share on other sites

Reassigning Electrical Layers

When you alter the number of electrical layers, you must reassign the old layers to locations in the new layer setup.
  • When reassigning layers, component keepouts are ignored. They remain on the layer on which you created them.

  • You can't modify the layer definition for electrical layers when a physical design reuse exists on the board.

  • If a route is attached to a pad that is not available on the new layer, such as a surface mount pin or a partial via, the program places a zero-length unroute from the end of the trace to the component pin.

Procedure

  1. In the Layers Setup dialog box, click Reassign. The Reassign Electrical Layers dialog box opens.
  2. Click the number of the layer you want to reassign from the Old list.
  3. Type the layer number you want to assign it to in the “New Layer #” box. You cannot merge items from an old to a new layer, but you can swap layers. Additionally, the target layer must be empty.
  4. The following information moves from the old layer to the new layer:
    • Traces and vias

    • Drafting objects

    • Layer name, layer type, routing direction, and component/plane layer parameters

  5. If you decrease the number of layers and the selected layer has no data, you can remove the layer. To remove it, click Delete.
  6. Click OK. You return to the Layers Setup dialog box.

The following layer properties are changed during layer reassignment:

  • Name

  • Plane status

  • Layer (routing) direction

  • Dielectric constant and thickness (associated with upper copper layer)

  • Associated nonelectrical layers (for top and bottom)

  • List of assigned nets

  • Colors, including outline colors

    Tip:

    Because both layer names and colors are reassigned, an object remains in the same color after reassignment.

The following objects have an assigned layer and are reassigned during layer reassignment:

  • Traces

  • 2D lines, free and in decal (part outlines)

  • Copper, open and closed, free and in decals, but not pin-associated copper

  • Keepouts, free and in decals

  • Copper cutouts, free, associated, and in decals

  • Texts, free, combined with 2D lines, and in decals

  • Attribute labels

  • Pour outlines and plane areas

  • Pour or plane area hatch outlines and hatch voids

  • Conditional clearance rules

  • Layer mask in routing rules

The following objects have an assigned layer and are not reassigned during layer reassignment:

Tip:

Before deleting an electrical layer, make sure that you first delete all of the following objects from, and any references to, the layer.

  • Pad definitions on absolute layers in pad stacks (for decals and vias)

  • Pin-associated copper in decals

  • Start and end layers for partial vias

  • Drill pairs

Share this post


Link to post
Share on other sites
13 minutes ago, Aner said:

Боязънь ... разных волновых сопротивлений, согласований, никак не сравнимо с теми переделками что задумали. Там не тривиальная проблема с питанием, EMI, целостностью и тп,

мне казалось, теоретически - перенеся четыре слоя, то есть топ и второй земляной, ну и боттом с предпоследним земляным (высокочастотные сигналы не переходят на другую сторону, но сквозные компоненты и отверстия есть), взяв тот же препрег/медь, можно было бы получить рабочий проект с сохранением целостности, питанием и т.д. - по любому из 12 слоев в аналоге используется только 6 (+ питание и связь с цифрой), если оставить 6 и упростить цифру...

может это вообще, плохая идея, в принципе - вот пытаюсь оценить

 

upd: переход на сторону есть, на сплитере, но можно и толщину пакета сохранить...

 

Share this post


Link to post
Share on other sites

Пожалуй плохая идея особенно если аналоговая часть с малыми шумами, ... с таким непонятно чем обоснованным сокращением с 12 до 6 слоев. Взяв тот же препрег/медь изменятся толщины, расстояния и др. параметры с меньшим кол-вом слоев пересчет потребуется. К тому же потребуется согласовать стек с технологами на пр-ве плат, вам же потребуется контроль волнового сопротивления, затуханий итп для аналоговой части. Или будете рисковать не имея опыта?

Share this post


Link to post
Share on other sites

Create an account or sign in to comment

You need to be a member in order to leave a comment

Create an account

Sign up for a new account in our community. It's easy!

Register a new account

Sign in

Already have an account? Sign in here.

Sign In Now
Sign in to follow this