[Мур 1]

Приветствую корифеев.    Рекомендую для учебы!!! На плате есть SDRAM  и психанул впервые сделать проц(чтобы не заморачиваться с лицензиями, инсталяциями...)

...Посмотрел у китайцев на сайте (http://en.pudn.com/Download/item/id/2290347.html) учебную (понравился стиль) сборочку 

Top entity for ARM7TDMI-S processor 
-- Designed by Ruslan Lepetenok 
-- Modified 05.02.2003 

Собрал, но на шаге симуляции странное сообщение (хотя явно прописал сущность).  Что я не учел?  МоделСим капризен, как известно..  Спасибо!

Любителям можно подробно разобрать по этапам все основные узлы ядра.

ARM_SDRAM2.qar

Lepetenok.zip

[novartis 0]

У вас в ARMCoreSimTop.vhd опечатка в строке 158:
 

ARMSimMemSubsystem_Inst:entity ARMSimMemSubsystem generic map( 
									 -- Bus monitor control 
	                                 

Вы же тут подключаете компонент, надо не ARMSimMemSubsystem_Inst:entity ARMSimMemSubsystem generic map( ,

а ARMSimMemSubsystem_Inst:component ARMSimMemSubsystem generic map( 

[Мур 1]

On 5/14/2019 at 8:01 AM, novartis said:

У вас в ARMCoreSimTop.vhd опечатка в строке 158:
 

ARMSimMemSubsystem_Inst:entity ARMSimMemSubsystem generic map( 
									 -- Bus monitor control 
	                                 

Вы же тут подключаете компонент, надо не ARMSimMemSubsystem_Inst:entity ARMSimMemSubsystem generic map( ,

а ARMSimMemSubsystem_Inst:component ARMSimMemSubsystem generic map( 

Конечно же это похоже на намеренное искажение в первоисточнике.  Спасибо!  Это мне можно было и заметить...

Тут другое...  С  пакетом  STD.textio любопытная засада!  Вот не вижу...  Что это может быть?  Стандартная процедура  в  file OutLogFile : text open write_mode is LogFileName;... 

[novartis 0]

Попробуйте написать вместо  write(L,"Cycle cnt. = ");     следующее    write(L,string'("Cycle cnt. = ")); 

[Мур 1]

1 hour ago, novartis said:

Попробуйте написать вместо  write(L,"Cycle cnt. = ");     следующее    write(L,string'("Cycle cnt. = ")); 

Сууупер! Спасибо!  Вот теперь ВСЕ!  Можно смотреть симуляцию..