Jump to content

    

Топология диффпар PCIe Gen 3. Порекомендуйте для диэлектрика 0.115 мм FR-4.

8 hours ago, makc said:

Приведите, пожалуйста, ссылки на обоснования этого тезиса.

Мол, теперь для обоснования даже самых простых и очевидных вещей нужно непременно искать одобрения за бугром?:lol2: Все сильно проще:
- чтобы термал "работал" именно как термал, его соединения с полигоном должны быть относительно тонкими
- "тонкие проводники" означают увеличение индуктивности, что с оглядкой на хайспиды где по понятным причинам(или тоже  нет?:spiteful:) ставят нередко более одного виа для возвратного тока в непосредственной близости от перехода, не является мягко говоря полезным вкладом в SI
- люди часто выходят из положения примерно следующим способом
1.png
разница между таким "термалом" и директом весьма невелика, что автоматом означает отсутствия всякой нужды в подобных заморочках
Земля должна быть низкоиндуктивной(= с низким импедансом), любой вклад увеличение этого показателя есть очевидное зло.

8 hours ago, makc said:

Вот, например, картинка из презентации:

Из контекста легко увидеть что они специально берут кривые борды для отработки отдельных техник с целью выяснения их вклада в качество сигнала- на том же скриншоте даже антипад есть не везде:biggrin: Если слегка поднапрячься можно относительно легко найти примеры плат где в самом деле будут термалы на разъеме псие- ну и что с того? Вот приводят пример:

11 hours ago, kt368 said:

Термобарьеры используются в референсном дизайне Microsemi дял PCIe gen3 свитча PM8533, привожу скриншот их разводки.

Мне референсы микросеми довольно таки знакомы, а местами знакомы даже некоторые их авторы(отнюдь не все)- в связи с чем вопрос о происхождении подобных лэайутов отпал сам собой:lol2: Поэтому с оглядкой на очевидное смещение внимания в сторону чужих плат, могу предложить поизучать дизайны с OCP- найдете даже с термалами, хоть и не такими какими ожидаете их увидеть.

11 hours ago, kt368 said:

Земля с краевого разъёма тонкими трассками? У меня такого нет, привёл парочку скриншотов, где видно, что земляные пады как можно скорее через виашки уходят на плейн земли.

Прямо под этим постом идет картинка где как раз тонкие трассы соединяют виа с пинами разъема: чтобы было проще опознать, представьте
 что ширина этих трасс стала равна как минимум диаметру виа, или даже ширине пина с краевого разъема.

11 hours ago, kt368 said:

Не до конца понял про неиспользуемые пады, вы какие пады имеете в виду? У меня из PCIe сигналов не используются всего штук пять, и они не возле падоф дифф. сигналов...

Речь идет о:
- удаление неиспользуемых падов со стороны футпринта разъема, с тех внутренних слоев где нет подключения
- аналогично для виа
- вырезе под краевым разъемом
- объединенном антипаде для диффпар
Гуглом также легко находятся тонны материалов:spiteful:

4 hours ago, _Sergey_ said:

На гигабитные линии всегда есть бюджет допустимых потерь между микросхемами - это потери в разъемах, линиях передачи, в переходных отверстиях. Если линк не заработал - вы превысили этот бюджет.

Верно

4 hours ago, _Sergey_ said:

Также у разных микросхем разные способности по восстановлению сигналов. Одна заработает, вторая - нет.

Тоже верно

7 hours ago, kt368 said:

Более того, включил блок расширения NVME через (!!!) 4 (!!!) внешних пассивные платы-удлинители PCIe (выполенны с соблюдением импедансов). И...... ВСЁ РАБОТАЕТ!  На gen3! Я аж не ожидал.

По правде говоря, при адекватном проектировании проложить псие ген3 можно на расстояние сильно побольше чем на ваших картинках- но при самоочевидных проездах все рухнет еще на самых первых нашлепках-этажерках:biggrin:
 

 

Share this post


Link to post
Share on other sites

Create an account or sign in to comment

You need to be a member in order to leave a comment

Create an account

Sign up for a new account in our community. It's easy!

Register a new account

Sign in

Already have an account? Sign in here.

Sign In Now