[mirobest 0]

Вопрос по условной симуляции в Vivado . К примеру в тестбенче пишу   ifdef  SWITCH_A ......   . Как задать симулятору при старте выбрать SWITCH_A ?

[iosifk 3]

18 минут назад, mirobest сказал:

Вопрос по условной симуляции в Vivado . К примеру в тестбенче пишу   ifdef  SWITCH_A ......   . Как задать симулятору при старте выбрать SWITCH_A ?

применяйте "параметры"...

Начните с параметра "дебаг-релиз"... И далее две группы параметров - одни для "дебага", другие - для "релиза"... 

И туда же можно добавить "generate"... Для дебага - одна начинка описания, для релиза - другая...

[mirobest 0]

18 minutes ago, iosifk said:

применяйте "параметры"...

Начните с параметра "дебаг-релиз"... И далее две группы параметров - одни для "дебага", другие - для "релиза"... 

И туда же можно добавить "generate"... Для дебага - одна начинка описания, для релиза - другая...

Вопрос в другом. В каком окне/строке GUI или как в скрипте задать симулятору параметр SWITCH_A.

[iosifk 3]

3 минуты назад, mirobest сказал:

Вопрос в другом. В каком окне/строке GUI или как в скрипте задать симулятору параметр SWITCH_A.

В тестбенче на верилоге - прямо в тексте:

//***************************************************************************
// Parameter definitions
//***************************************************************************

parameter DEBUG           = "Yes";   // "No"  - отладка 
parameter RAM_HARDWARE    = "No";    //"Yes"; "No"  - отладка
parameter DATA_WIDTH      = 8;
parameter DATA_DEPTH      = 1024;
parameter LATENCY         = 0;       // 0, 1
 

[blackfin 16]

41 minutes ago, mirobest said:

Вопрос в другом. В каком окне/строке GUI или как в скрипте задать симулятору параметр SWITCH_A.

Если имеется ввиду макрос, то:

Quote

Command Option:  -d [define] <name>[=<val>]

 

Description: Define Verilog macros. Use -d|--define for each Verilog macro. The format of the macro is <name>[=<val>] where <name> is name of the macro and <value> is an optional value of the macro.

См., UG900, p.141.

 

PS. В GUI: sim_1-> Simulation-Only Sources Properties -> VERILOG_DEFINE -> SWITCH_A

[mirobest 0]

1 hour ago, blackfin said:

Если имеется ввиду макрос, то:

См., UG900, p.141.

 

PS. В GUI: sim_1-> Simulation-Only Sources Properties -> VERILOG_DEFINE -> SWITCH_A

Спасибо!