Jump to content

    

LVDS или CMOS при подключении АЦП к ПЛИС?

Подключаю АЦП LTC2165 16 бит 125 МГц к ПЛИС Artix-7. Можно подключить параллельно CMOS или LVDS. Свободных ножек у плисины достаточно. Какие плюсы и минусы обоих способов подключения?

Share this post


Link to post
Share on other sites

У CMOS амплитуда размером с питание , а у LVDS в 5-10 раз меньше  - значит меньше уровень помех рядом с АЦП. Плюс - LVDS лучше согласуются, так как стандартом полагается терминатор на конце линии. Потом есть ограничение по частоте , lvds более высокачастотный.

У CMOSa один плюс - проще разводить.

з.ы.

не помню как у артиксов , но вроде как lvds заводятся без фокусов только на банки с 2.5 , 1.8 Вольтовым питанием.

 

Share this post


Link to post
Share on other sites

Добавлю еще чутка.

Если LVDS в режиме DDR, то времянки будут более строгие, чем для CMOS.

А можно развести LVDS как независимые проводники.

А потом попробовать оба варианты :)

Share this post


Link to post
Share on other sites
43 minutes ago, maxics said:

Подключаю АЦП LTC2165 16 бит 125 МГц к ПЛИС Artix-7. Можно подключить параллельно CMOS или LVDS. Свободных ножек у плисины достаточно. Какие плюсы и минусы обоих способов подключения?

Для LVDS придётся внешние резисторы терминаторы ставить около ПЛИС для согласования, т.к. Artix-7 не умеет работать с внутренними резисторами для 1.8В.

В режиме LVDS потребление будет выше на 20..40мА

 

Я бы развёл так, чтобы оба варианта попробовать, причём на один банк, ну и клок наверно на xRCC.

 

Тактировать-то АЦП от чего будете?

Share this post


Link to post
Share on other sites
45 minutes ago, _4afc_ said:

Для LVDS придётся внешние резисторы терминаторы ставить около ПЛИС для согласования, т.к. Artix-7 не умеет работать с внутренними резисторами для 1.8В.

В режиме LVDS потребление будет выше на 20..40мА

 

Я бы развёл так, чтобы оба варианта попробовать, причём на один банк, ну и клок наверно на xRCC.

 

Тактировать-то АЦП от чего будете?

Тактирование от перестраиваемого генератора SI570. Зачем банк плиса подключать к 1.8 В? LVDS25 не пойдет?

Share this post


Link to post
Share on other sites
21 minutes ago, maxics said:

Зачем банк плиса подключать к 1.8 В? LVDS25 не пойдет?

Если есть 2.5В - пойдёт конечно, этоже LVDS.

 

Но тогда КМОП уже на этих ножках не проверишь, пока не понизишь напряжение на этом банке до 1.2-1.8В

Share this post


Link to post
Share on other sites
On 4/11/2019 at 6:16 PM, maxics said:

Тактирование от перестраиваемого генератора SI570. Зачем банк плиса подключать к 1.8 В? LVDS25 не пойдет?

Банк плиса может работать в режиме LVDS как и на 1,8 так 2,5, все равно там стоит приемник rail-to-tail. Для CMOS в АЦП есть три режима 1,2В 1,5В 1,8В питания . Режим питания ацп должен соответствовать режиму питания плис. Но чем меньше питание тем меньше проникновение CMOS на другие сигналы. 

Share this post


Link to post
Share on other sites

Create an account or sign in to comment

You need to be a member in order to leave a comment

Create an account

Sign up for a new account in our community. It's easy!

Register a new account

Sign in

Already have an account? Sign in here.

Sign In Now