[alexand 0]

Здравствуйте. 

Занимаемся разводкой платы с DDR3 памятью на борту. Встал вопрос о возможности замены битов в пределах одного байта на шине данных. 

Стоит два чипа ddr3 с 16-битной шиной данных у каждого. У интерфейса DRAM процессора шина данных шириной 32 бита. Сигналы адресации, команд, тактирования с обоих чипов DDR3 разведены в общую шину к процессору. Шина данных с первого чипа памяти заведена на первые 16 бит (с 0-го по 15-ый) шины данных на проце. Со второй памяти - на следующие 16 бит (с 16-го по 31-ый). Разводка по схеме T-Branch Topology. 

Подскажите, пожалуйста, можем ли мы на шине данных менять местами сигналы в пределах одного байта ? Например, 1-ый бит с проца завести на 4-ый бит памяти, 2-ый бит проца на 1-ый бит памяти (речь о шине данных) и т.д., но с условием, что все линии первого байта на шине данных проца идут только к первому байту на шине данных памяти, т.е. в соседние байты не залезаем. Такое ведь возможно ? И если возможно, то в случае с T-Branch Topology не требуется фиксация нулевого бита, правильно ?

 

Изменено 4 апреля, 2019 пользователем alexand

[full41 0]

Да такое возможно. Можно перекидывать биты данных в одной байтовой группе. Но нельзя перекидывать младший бит в байте. Он используется для синхронизации времени при инициализации памяти.

[MementoMori 4]

Это в ddr3. А в sdram sdr тоже нужно сохранять положение нулевого бита?

[vik0 0]

Нет, не нужно.

PS. В DDR3 тоже не нужно, если нормальный контроллер (не i.Mx)

[Aner 1]

Все просто, для соответствующей DDR2/3/4 ...  памяти есть JEDEC стандарты. Все описано, если SoC проц и память соответствуют им то делать по стандаарту в плане замены битов.  Да у процов i.Mx внутренний DDR автомат более продвинут, чем у других процов и IP корок, это описано в его доках. 

А какой проц у вас ТС?