[dvladim 0]

5 часов назад, Doka сказал:

эх, сдали  с потрохами бывшего работодателя....видать зуб на них нешуточный

На самом деле ничего особенного рассказано не было. Вполне типичные решения.

 

4 часа назад, yes сказал:

по поводу SVN - ну оочень тормозная, если предполагать, что проект будет расти (и содержать не только текстовых сорсов), то лучше сразу брать правильную (я думаю, все знают, что это за система :)

И всё же, что за система? (без шуток)

 

4 часа назад, yes сказал:

но с учетом стоимости всего проекта, купить RHEL можно в рамках расхода на зубочистки

Может ошибаюсь, но RHEL была бесплатной. Платной была поддержка.

Или я не прав?

[andrew_b 0]

9 часов назад, dvladim сказал:

И всё же, что за система? (без шуток)

git, очевидно.

[Doka 0]

11 hours ago, dvladim said:

На самом деле ничего особенного рассказано не было. Вполне типичные решения.

.....особенно если у Миландра куплены тулы только из указанных вендоров

11 hours ago, dvladim said:

И всё же, что за система? (без шуток)

за git вангую

11 hours ago, dvladim said:

Может ошибаюсь, но RHEL была бесплатной. Платной была поддержка.

ну, а что такое поддержка? доступ к пакетам в RHN - что-то слабо себе представляю, когда админ ставит RHEL и тут же сносит пакетный менеджер, чтобы заюзать yum c центосовскмими репо - тогда весь цимус пропадает затеи, ядра-то тоже не RHEL, а CentOS тащем-та в репо...

но советы про RHEL больше походят на байки EDA-вендоров либо админа-любителя, который не слышал о файликах
 

/etc/redhat-release
/etc/centos-release
/etc/issue

после которых и саппорт EDA-вендоров носа не подточит

 

[psygash 0]

17 hours ago, Reanimator++ said:

ию о ПО, можно в ЛС, с учетом нашей специфики, что смотреть, на что мануалы начинать изучать.

Пока нет понятия даже о составе ПО.

Если идти по маршруту Cadence то:

Cadence IC - схематика, топология, фронтэнд для симуляции

Spectre - аналоговая симуляция

PVS - LVS/DRC

QRC - экстракция

Voltus - анализ падений напряжения

IUS/XCELLIUM - цифровая/смешанная симуляция

Genus - цифровой синтез

Encounter - Цифровая топология, но для начала и с учетом вашей специфики это лучше отдавать на аутсорс, на проект человека найти не проблема

Ну Матлаб естественно

Что касается RHEL - для небольшого коллектива по началу можно не заморачиваться, на том же Mint/Ubuntu прекрасно все работает.

[baumanets 0]

А потом после таких вредных советов с операционными системами аналоговое моделирование в десятки задач по углам отваливается. И плакал недельный труд с сотнями человеко-часов. У меня была возможность сравнить стабильность федор и центосов в МИЭТ и редхат в компаниях Зеленограда. Все, кто юзает бесплатно, работают без страховки. Вот меня реально удивляют жадные конторы, которым 40-50 тыс. рублей жалко на редхат. На сотрудников от 80 тыс. вам в месяц не жалко. Или ваши сотрудники работают под допуском в ядреном городе внутри горы, получают 30 тыс, подписавшись на целевое обучение?

Но, похоже, зеленоградские конторы не жадные, а неблагодарные. Иначе как объяснить? МИЭТу, готовящему для них спецов, не купят ни редхатов в нужном количестве, ни Cadence, ни Synopsis. А потом удивляются, "что-то нынче студенты слабые пошли. Их доучивать на рабочем месте надо".

 

Кстати Cadence с официальной лицензией предоставляет часы обучения.

[Doka 0]

6 minutes ago, baumanets said:

вредных советов с операционными системами аналоговое моделирование в десятки задач по углам отваливается

по-вашему, это было единственной причиной в данном конкретном (единственном???) случае?.. админы никогда не косячат?..

5 minutes ago, baumanets said:

Все, кто юзает бесплатно, работают без страховки. Вот меня реально удивляют жадные конторы, которым 40-50 тыс. рублей жалко на редхат.

**********

 

8 minutes ago, baumanets said:

МИЭТу, готовящему для них спецов, не купят ни редхатов в нужном количестве, ни Cadence, ни Synopsis

А смысл?... если упомянутые конторы знают, что у МИЭТа с EDA-лицензиями спасибо инициативе Европрактики итак всё хорошо (зачем дорого, когда можно с существенным дисконтом).

[lexx 0]

На RH также будет скидка, как и на железо сервера.

 

Иногда стоит поработать в нормальном окружении, чтобы понять насколько плохо без саппорта и самому все настраивать.

[baumanets 0]

2 часа назад, psygash сказал:

Cadence IC - схематика, топология, фронтэнд для симуляции

Spectre - аналоговая симуляция

PVS - LVS/DRC

QRC - экстракция

Voltus - анализ падений напряжения

IUS/XCELLIUM - цифровая/смешанная симуляция

Genus - цифровой синтез

Encounter - Цифровая топология, но для начала и с учетом вашей специфики это лучше отдавать на аутсорс, на проект человека найти не проблема

Да, только в компаниях, где я работал, совсем не то. Маршрут проектирования смешанный.

Для DRC/LVS/PEX используется продукция Siemens (бывшая Mentor) Calibre

https://www.mentor.com/products/ic_nanometer_design/verification-signoff/physical-verification/

https://www.mentor.com/products/ic_nanometer_design/verification-signoff/physical-verification/calibre-nmdrc/

https://www.mentor.com/products/ic_nanometer_design/verification-signoff/circuit-verification/calibre-nmlvs/

Также нужны будут лицензии для экстракции паразитов. Деки поставляются фабриками с PDK.

Для RTL to Netlist используется  Encounter параллельно с Synopsys Design Compiler.

https://www.synopsys.com/implementation-and-signoff/rtl-synthesis-test.html

Всё зависит от начальников отделов, на что они выучились.

Для Netlist to GDS используют, в основном Cadence (Микрон, Миландр) и Synopsys (Элвис).

Как по мне, так у Synopsys более богатый набор настроек при синтезе цифровой топологии.

 

[lexx 0]

Если пойдет цифра, то ещё Formality или Conformal, STA, Cubic и куча тулов на верификацию, проще outsource.

[topor_topor 0]

On ‎4‎/‎3‎/‎2019 at 5:13 PM, Reanimatorr said:

Большое спасибо topor_topor за оценку, отрезвляет. и baumanets за техническую информацию!

Тем не менее, я думаю что состав более 3-5 человек именно микросхемщиков для нас избыточен.

Частоты для начала не более 200 МГц. Гигагерцовые идеи/планы тоже имеются, но на это замахиваться надо сначала что попроще сделать хотя бы раз до конца. Техпроцесс полагаю BiCMOS 0.18 мкм. Цифровой емкости логической большой нету, аналоговая часть замороченная.

Если можно дайте подробнее информацию о ПО, можно в ЛС, с учетом нашей специфики, что смотреть, на что мануалы начинать изучать.

Пока нет понятия даже о составе ПО.

На ваш вопрос нельзя дать адекватный и точный ответ из-за неясности задачи.

Что мы имеем:

1) 2 микросхемы в год.

Это до первого опытного образца или передача в производство?

Количество людей разное надо.

2) "Изделия имеют аналоговую специфику, которая даже в дискретных элементах оттачивается разными коллективами десятилетиями." " аналоговая часть замороченная" "Частота первых изделий не более 200 МГц."

Заморочки разные бывают. Тут нужно уточнять что за изделия. Если это RF, то просто. Если это частота переключения импульсного драйвера то много. Если тактовая цифровой схемы - то на 0.18 можно и не вытянуть. У когото сейфти дизайн.

Специфика изделия и определяет набор тулзов. Как и выбор специалистов.

Хоть примерно скажите сколько тригеров в цифре, сколько транзисторов в аналоге.

Но в общем случае вам дали пример: 

https://www.cadence.com/content/cadence-www/global/en_US/home/tools/custom-ic-analog-rf-design.html

3) "Цифровой емкости логической большой нету"

Что значит большой нету? Это 20 флопов в АЦП или 5000 флопов DSP схемы? 20 - в аналоговой схематике нарисуете, 5000 - уже надо набор цифровых тулзов и цифровика.

Если вы думаете что 0.18 ОК, то библиотеки и симуляции XTalk\IR-drop в цифре не нужны.

4) Сертифицировать изделие надо или нет? ISO26262 итп.?

Если надо, то шагов больше и тулзы докупить придётся (типа TetraMax для доказательства соответствия стандарту качества напр.).

5) Пекедж надо проектировать или любой сойдёт? Может оптоволокно какое надо через дырку подключать....

6) Какую серию производим?

Если всего 1000шт, то можно забить на правильную верификацию и продакшин тесты, а если 100млн.месяц, то тут и верификацию по полной и тулзы надо.

7) У фаба где будете делать, дезайн киты под какие тулзы заточены? 

Cadence\SYnopsys... Особенно если паразиты надо симулить...

8) Тести чипов (пластины\в пекедже) на каком оборудовании делать будем? Какой тип тестера?

Их писать комунить надо, а тестер может на вижуал бейсике работать и STIL формат не хавать.

9) Ну и тесты микросхемо-специфические типа ESD\EMC есть кому и где делать? Ну и тд.и т.п

+++++++++++++++

Я вот до сих пор совета умного дать не могу.

Пока что, ответ где-то между  одним Virtuoso и полным набором для аналога и цифры. И порядок стоимости лицензий между 50к-1.5млн уе

 

Пытаться изучать какуюнить тулзу смысла не вижу (тем более без спец тренингов сложноваты).

Как и спорить о том лицензионный редхет брать или центос, брать conformal или нет...

 

Догм в выборе шагов маршрута проектирования для адекватных людей нет, главное понимать что делается в какой тулзе и что это реально даст.

Есть и большие корпорации которые гнушный SVN юзают и CentOS не брезгуют.

 

P/S Если купить все озвученные тут тулзы то вы по миру пойдёте и работать со всем этим замучаетесь.
 

 

[Tpeck 0]

On 4/6/2019 at 12:28 AM, topor_topor said:

На ваш вопрос нельзя дать адекватный и точный ответ из-за неясности задачи.

Извините за оффтоп.

А если хочется попробовать изготовить цифровую микросхему тиражом в несколько десятком штук.

Объемом примерно в 1000 lut  Virtex6 и десяток BRAM 16 на частоте 150 МГц.

По технологии 0,18 мм в какую цену это может вылиться?

Или подскажите где можно почитать про маршрут проектирования.

Только тут встречал какое-то описание процесса производства.

Спасибо.

[topor_topor 0]

1 minute ago, Tpeck said:

По технологии 0,18 мм в какую цену это может вылиться?

Или подскажите где можно почитать про маршрут проектирования.

Только тут встречал какое-то описание процесса производства.

Спасибо

10 штук ето в  shattle. На такий технологии могу предположить тищ 10уе за штук пять.... 

А вот если есть вопрос сколько тулзи для проектирования стоят,  ви сто обойдется подготовка производства итп. Смоирите више

[baumanets 0]

1 час назад, Tpeck сказал:

Извините за оффтоп.

А если хочется попробовать изготовить цифровую микросхему тиражом в несколько десятком штук.

Объемом примерно в 1000 lut  Virtex6 и десяток BRAM 16 на частоте 150 МГц.

По технологии 0,18 мм в какую цену это может вылиться?

Или подскажите где можно почитать про маршрут проектирования.

Только тут встречал какое-то описание процесса производства.

Спасибо.

Цена микросхем будет как у истребителя. Первоначальные затраты на шаблоны, лицензионные отчисления на тулы и блоки, оплата труда, аренда и прочее делится будет на всю партию.

Допустим всё в сумме обойдётся 20 млн и год работы. Стоимость корпусов в расчет не берем. О них надо писать отдельно.

При партии в 100 шт цена 1 микросхемы будет 20 000 000 / 100 = 200 000 рублей

1000 шт - 20 000 рублей

10 000 шт - 2 000 рублей

100 000 шт - 200 рублей

1 000 000 шт - 20 рублей

Микросхемы - это товар, который надо либо производить массово, либо вообще не производить.

Для всех приборостроителей ограничения те же. Если объёмы выпуска их приборов составляют 10 000 штук в год, то имеет смысл отдельные блоки сделать в виде микросхем. Т.к. в последующие годы разовые затраты на САПР и изготовление шаблонов можно не делать.

 

[Losik 0]

2 hours ago, Tpeck said:

Извините за оффтоп.

А если хочется попробовать изготовить цифровую микросхему тиражом в несколько десятком штук.

Объемом примерно в 1000 lut  Virtex6 и десяток BRAM 16 на частоте 150 МГц.

По технологии 0,18 мм в какую цену это может вылиться?

Или подскажите где можно почитать про маршрут проектирования.

Только тут встречал какое-то описание процесса производства.

Спасибо.

Предположу что 180nm logic самое дешевое коммерческое что есть сейчас  ~ 17k$ за 40 штук + 50$ за корпус. Теоретически бывают предложения со стоимостью изготовления 0 даже на финфетах, но для этого надо определенные знакомства.

[Tpeck 0]

 

38 minutes ago, baumanets said:

Цена микросхем будет как у истребителя. Первоначальные затраты на шаблоны, лицензионные отчисления на тулы и блоки, оплата труда, аренда и прочее делится будет на всю партию.

 Допустим всё в сумме обойдётся 20 млн и год работы. Стоимость корпусов в расчет не берем. О них надо писать отдельно.

При партии в 100 шт цена 1 микросхемы будет 20 000 000 / 100 = 200 000 рублей

1000 шт - 20 000 рублей

10 000 шт - 2 000 рублей

100 000 шт - 200 рублей

1 000 000 шт - 20 рублей

После какого количества микросхем, сумма на их производство будет линейно возрастать от их кол-ва?

Это понятно, что микросхемы надо массово производить.

А как делают в жизни.

Заказали на производстве опытную партию.

В ней нашли ряд багов по вине создателя RTL, для коррекции этих багов, надо весь техпроцесс заново запускать (тратить те же 20 млн), или это гораздо дешевле уже будет?