FatRobot 0 29 марта, 2019 Опубликовано 29 марта, 2019 · Жалоба Добрый день. Development and simulation framework for Application Specific Vector Processor. Keywords: SIMD, Single Instruction Multiple Data, ASIP, Application Specific Instruction Processor, Vector Processor Architecture, Data Driven, Cycle Accurate, System Simulation, Model Based Design and Optimization, SystemC Основная часть готова, но задач еще много. Вопросы, предложения и замечания приветствуются. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Doka 1 3 апреля, 2019 Опубликовано 3 апреля, 2019 · Жалоба On 3/29/2019 at 4:23 PM, Fat Robot said: Основная часть готова, но задач еще много. Приветствую! А есть какой-то roadmap/todo list чтобы понимать общий вектор развития тула и какие фичи ожидать в ближайшие полгода/год/два? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
FatRobot 0 3 апреля, 2019 Опубликовано 3 апреля, 2019 · Жалоба конечно. doc/simsimd.pptx в документе есть соответствующий раздел. в ближайшее время я планирую закончить документацию и тесты. затем в демонстрациионных целях реализовать структуру для чего-то, приближенного к реальности: уровня lte cell search или dvb а потом буду двигаться по перечню замыслов Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Doka 1 3 апреля, 2019 Опубликовано 3 апреля, 2019 · Жалоба до 60й страницы презентации с первого раза не долистал, каюсь) насколько трудоёмка эта фича: RTL code generator ? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
FatRobot 0 3 апреля, 2019 Опубликовано 3 апреля, 2019 · Жалоба в презентации есть оглавление. что касается генератора, то на данный момент мое понимание такое: если придерживаться определенной структуры в rtl описании узлов векторного вычислителя, то генератор будет анализировать json-файл с начальными установками и файл с runtime-статистикой, а затем формировать структуры-параметры для каждого узла, а также верхний уровень вычислителя для быстрого прототипирования. уже сейчас, конечно, есть ряд вопросов, например, как оформлять интерфейс обмена между блоками, если они обмениваются малыми объемами данных минуя коммутатор, но, думаю, что это разрешимо. Подразумевается, что если кто-то начал пользоваться этой средой моделирования, то он решает масштабную задачу, и для него разработка rtl по готовой спецификации - вопрос скорее рутинный. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться