И опять DDR3. В паре со странным SoC. Прошу критику.

[vik0 0]

Форумчане привет,

Прошу покритиковать трассировку DDR3. Вводная информация:

• SoC - ADSP-SC587 (Analog Devices)
• 2 независимых контроллера памяти, каждый поддерживает 16-bit single memory IC
• У производителя несколько необычные рекомендации по терминированию:
  • десятки Ом последовательно для control and address
  • сотни Ом на землю/питание для pull-up/down для индивидуальных сигналов дифф пар
  • подробнее тут - https://www.analog.com/media/en/technical-documentation/application-notes/ee387.pdf
• Во вложение скриншоты по слоям
• Трассы выделены цветами:
  • Memory controller 0:
    • Control/address/clock - желтый
    • Lower byte lane - сиреневый (pink)
    • Upper byte lane - красный
  • Memory controller 1:
    • Control/address/clock - темно-зеленый
    • Lower byte lane - белый
    • Upper byte lane - светло зеленый
• Стек:
  • везде импеданс 50 Ом, по рекомендации производителя
  • 2-й слой: сплошная земля
  • 5-й слой: +1.5В. Минимальное расстояние от трасс до края полигона - 1.5мм

Буду рад любой критике, спасибо.

[Aner 0]

У диф пар меандрики и выпуклости убираются, место есть. Выглядит не так неплохо, если все выровнено по требованию. Есть несколько мест, ... к примеру, нужно избавиться от острых углов при выравнивании.

Ну и смотреть нужно не такие картинки а в каде, там еще нужно понимать что у вас со стеком, в каих слоях что прокидывается. Можете прислать отпишу.

Пример как дифпары развести см ниже .