[iosifk 3]

13 минут назад, Zoltrix сказал:

 

Что-то я вообще запутался. Чтобы локализировать глюк решил втулить лишний инвертор.

Я когда-то тоже рисовал в каринках... А сегодня я на них бы плюнул и написал бы на верилоге... Ну хотя бы вместо этого счетчика написал бы модуль.... Хрен его знает, что там ему нужно. 

И кстати, написал бы в техподдержку и поискал бы на форуме Ксайлинкса. Может кто-то уже с этим сталкивался... 

[gibson1980 0]

ТС так толком и не сказал, работает схема или нет.
Она реально не работает в приборе или вывод о не рабочем проекте сделан лишь из-за того, что варнинги посыпались?

[Zoltrix 4]

Выяснил.... XC9500XL почему то не нравится, когда сигнал СЕ подтянут к питанию.

Хотя на ХС9500 он был подтянут к питанию и никаких ворнингов не возникало.

Что сделать со входом СЕ на серии XC9500XL, если я хочу убрать это предупреждение?

[Zoltrix 4]

Создал новый проект только с данным счетчиком.
Скачать проект - http://rgho.st/7STwJqzMq

ВОПРОС:
По какой причине, я не могу постоянно держать активным сигнал СЕ, подключив его к VCC.
Что за бред? Может где-то в настройках нужно галочку поставить?

 

[gibson1980 0]

Сделал в ise 14.7 эту схему. Нормально там все переключается, просто не обращай внимания на предупреждения.

Так как сигналы разрешения в 1, он их к питанию и подтянул.

Если на се подать управляющий сигнал, то он соответственно будет чирикать, и предупреждения исчезнут.

[vladec 7]

Если Вас раздражают варнинги по этому поводу попробуйте подключение VCC ко входам через элемент BUF.

[likeasm 0]

Схематик в ISE штука довольно корявая в плане такой отрисовки схем. Перед синтезом схемы все это все равно транслируется в VHDL, а потом уже собирается. Посмотрите через RTL все ли у вас на месте, нет ли на топ уровне выброшенных портов. Были приколы, что часть схемы выкидывалась без предупреждений, а после удаления куска и отрисовки его заново все становилось на место. Если вы делаете без ucf файла, то проверьте привязку выходных буферов к пинам микросхемы в свойствах примитива.  Лучше прислушайтесь к советам описать все это на Verilog или VHDL.

Изменено 17 января, 2019 пользователем likeasm

[Zoltrix 4]

49 minutes ago, vladec said:

Если Вас раздражают варнинги по этому поводу попробуйте подключение VCC ко входам через элемент BUF.

Нифига! Подключил входы через  BUF к VCC, потом попробовал через INV к GND - всё одно предупреждения вылазят.

Обратите внимание, матюкается оно на ВНУТРЕННИЕ сигналы счетчика - Signal 'A1_1_OBUF.CE. Насколько я понимаю, стандартный счетчик как-то описан в библиотеке стандартных компонентов и перед выходами Q0...Q3 стоят какие-то буфера, которые минимизируются ввиду того что вход СЕ постоянно в "1".

Не люблю, когда в проекте висят непонятные ворнинги. Хочу их убрать. Ну должен же быть какой-то способ?? Ведь при выборе семейства ХС9500 (без XL) этих ворнингов нет.

Кому интересно пободаться с этим глюком - то всё есть готовое.

Проект с 1 счетчиком я выложил - http://rgho.st/7STwJqzMq

[vladec 7]

57 минут назад, likeasm сказал:

Схематик в ISE штука довольно корявая в плане такой отрисовки схем.

Это действительно так, ей еще иногда не нравится подключение разного типа входов к одной цепи.

[gibson1980 0]

Скрой эти варнинги и забудь, как я писал, там все честно, ясно и понятно. Все так и делают, что бы они не отвлекали, если ясно что за варнинг.

[iosifk 3]

1 час назад, likeasm сказал:

  Лучше прислушайтесь к советам описать все это на Verilog или VHDL.

Почти двое суток мудохаться со счетчиком!!! Куда академики смотрят, тут такое исследование даром пропадает... Это просто в голове не укладывается.

Теперь для ленивых, которые на такое исследование не способны... Открываем ИСЕ или Моделсим, находим темплейты. Там находим "счетчик без сброса, но с загрузкой"... Если такого нет, то просто берем "счетчик с загрузкой", а сброс снаружи забиваем неактивным уровнем или в текстовом редакторе вырезаем все, связанное со сбросом. В редакторе правим разрядность... И из этого текстового модуля делаем "картинку", которую потом вставляем в "схему"... Думаю, минут 10 на все это хватит... Правда некоторые и за пару минут бы управились...

[likeasm 0]

Есть более экзотический способ. Берем примитивы FDC, MUX, Логику и другие. Собираем все это в синхронный счетчик с загрузкой, делаем в виде модуля и вставляем в проект.

Изменено 17 января, 2019 пользователем likeasm

[Zoltrix 4]

Меня напрягает, что я в упор не пойму:

1) С какой радости подача СЕ = 1 постоянно, является некорректностью схемы, по которой я должен видеть какие-то предупреждения

2) Если есть аналог счетчика CB4CLE, но не имеющего входа СЕ - то подскажите.

3) Почему в семействе ХС9500 предупреждения нет, а в ХС9500XL есть?

[Flip-fl0p 4]

1 час назад, Zoltrix сказал:

Меня напрягает, что я в упор не пойму:

1) С какой радости подача СЕ = 1 постоянно, является некорректностью схемы, по которой я должен видеть какие-то предупреждения

2) Если есть аналог счетчика CB4CLE, но не имеющего входа СЕ - то подскажите.

3) Почему в семействе ХС9500 предупреждения нет, а в ХС9500XL есть?

Потому-что схематикик глючная фигня. Хотите правильно пишите на HDL. Будет и быстрее. И ошибок меньше. 

[andrewkrot 0]

Уважаемый топикстартер. Ресурс, на котором лежат Ваши исходники заблокирован в соответствии с законодательством. Пытался скачать, но не получилось