Перейти к содержанию

    

есть ли в Альтере (Cyc V) IP типа ALTLVDS_RX с возможностью менять задержку данных

но чтобы входы были обычные CMOS

или подскажите из чего (из каких примитивов) это просто собрать?

то есть нужно 4-5 линий данных подвигать индивидуальные задержки, подобрать задержки на тренировочных патернах

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

ALTIOBUF + enable dynamic delay chain ?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

спасибо - именно это.

вчера как-то просмотрел в списке...

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Для публикации сообщений создайте учётную запись или авторизуйтесь

Вы должны быть пользователем, чтобы оставить комментарий

Создать учетную запись

Зарегистрируйте новую учётную запись в нашем сообществе. Это очень просто!

Регистрация нового пользователя

Войти

Уже есть аккаунт? Войти в систему.

Войти
Авторизация