1891ВМ12Я 0 19 ноября, 2018 Опубликовано 19 ноября, 2018 · Жалоба Всем добрый день! Последнюю неделю я возился с некоторыми проектами, вся проблема которых, как в последствии выяснилось, с таймингами... Я осознал, что хочу постичь искусство написания таймингов на полном серьезе, максимально глубоко. Не хочу выдать горбатый корявый продукт, который при первых же испытаниях будет давать сбои. Пока что я тайминги прописал без особого осмысления, но это помогло. Пожалуйста, посоветуйте какое-нибудь руководство, где бы не просто описывалось все это, но и пояснялась глубинная суть результатов тех или иных правил. Как видно по названию темы, меня интересуют новомодные форматы правил XDC/SDC. Такие руководства мне попадались, но там было в основном без картинок и графиков, был не очевиден результат. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
andrew_b 14 19 ноября, 2018 Опубликовано 19 ноября, 2018 · Жалоба http://caxapa.ru/thumbs/442268/TimeQuest_for_dummies.pdf Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
dxp 32 20 ноября, 2018 Опубликовано 20 ноября, 2018 · Жалоба Безальтернативно рекомендую в первую очередь https://fpgawiki.intel.com/uploads/3/3f/TimeQuest_User_Guide.pdf. Имхо, лучший документ для понимания основ (особенно Section 2: Timing Analysis Basics). Ориентировано на альтеровский инструмент, но принципы общие и описано очень хорошо. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
yes 5 20 ноября, 2018 Опубликовано 20 ноября, 2018 · Жалоба у Альтеры был еще вордовский документ с объяснением/примером как констрейнить SDR и DDR памяти, я всегда давал его начинающим и помогало. если кто-нибудь понял о чем речь и этот документ сохранился при перезде под Интел - дайте ссылку, плиз Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
StewartLittle 41 20 ноября, 2018 Опубликовано 20 ноября, 2018 · Жалоба 2 часа назад, yes сказал: у Альтеры был еще вордовский документ с объяснением/примером как констрейнить SDR и DDR памяти, я всегда давал его начинающим и помогало. если кто-нибудь понял о чем речь и этот документ сохранился при перезде под Интел - дайте ссылку, плиз Это: Constraining and Analyzing Source-Synchronous Interfaces ? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
yes 5 21 ноября, 2018 Опубликовано 21 ноября, 2018 · Жалоба нет возможно, что этот документ это "улучшенная версия", но там было - из даташита памяти берется тайминг и объясняется как его прочитать и перевести в констрейны, ну и немножко пессимизма без особых объяснений Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
StewartLittle 41 21 ноября, 2018 Опубликовано 21 ноября, 2018 · Жалоба 6 часов назад, yes сказал: нет возможно, что этот документ это "улучшенная версия", но там было - из даташита памяти берется тайминг и объясняется как его прочитать и перевести в констрейны, ну и немножко пессимизма без особых объяснений Ну тогда вот это :DDR_Timing_Cookbook.pdf Отсюда: DDR Timing with TimeQuest Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
yes 5 21 ноября, 2018 Опубликовано 21 ноября, 2018 · Жалоба все наверно полезны документы, я говорил про этот https://forums.intel.com/s/question/0D50P00003yyGNvSAM/constraining-sopc-builder-designs-using-timequest?language=en_US но то ли память меня подводит, то ли еще что-то там только SDR - в любом случае, по-моему, понятно написано Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
gibson1980 0 21 ноября, 2018 Опубликовано 21 ноября, 2018 · Жалоба А по Xilinx-у что посоветуете, лучше даже на русском. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
andrew_b 14 22 ноября, 2018 Опубликовано 22 ноября, 2018 · Жалоба 12 часов назад, gibson1980 сказал: А по Xilinx-у что посоветуете, лучше даже на русском. sdc что Альтере, что в Зайлинксе те же самые. Есть нюансы, конечно, но принципы одинаковые. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
yes 5 22 ноября, 2018 Опубликовано 22 ноября, 2018 · Жалоба в Vivado хороший wizard для задания констрейнов. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
1891ВМ12Я 0 22 ноября, 2018 Опубликовано 22 ноября, 2018 · Жалоба Спасибо! Вот теперь я всерьез это всё выучу. Пришел к пониманию, что достаточно сложные проекты без понимания таких вещей делать можно, но работать они не будут... :) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
wolfman 0 26 ноября, 2018 Опубликовано 26 ноября, 2018 · Жалоба В 22.11.2018 в 22:34, AVR сказал: Спасибо! Вот теперь я всерьез это всё выучу. Пришел к пониманию, что достаточно сложные проекты без понимания таких вещей делать можно, но работать они не будут... :) Эх, наши бы это понимали, но увы, главное сделать, а как работает пофиг. И получается, что сначала особо одаренные личности пробивают работу на максимальной тактовой, а потом оказывается, что их модули эту самую тактовую не тянут и начинается свистопляска. Извините за оффтоп. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
DimaG 0 27 ноября, 2018 Опубликовано 27 ноября, 2018 · Жалоба А мне эта книжка понравилась "Static Timing Analysis for Nanometer Designs A Practical Approach". Немного избыточна для плисоводов, но читается интересно. На втором месте для меня "Constraining Designs for Synthesis and Timing Analysis" - тоже достаточно неплохая книжка. Ну и нельзя не отметить приведенный выше труд des00 - "TimeQuest для чайников" для быстрого вхождения в тему (правда без особого разжевывания). Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться