[twix 0]

15 minutes ago, dmitry-tomsk said:

Вот не видел я там излучение плоскостей питания и выбор места расположения конденсаторов с графиками резонансных частот, укажите, если не сложно.

Как-то уже давно запускал такую проверку для ddr, ну выдал он какой-то текстовый отчёт с кучей нарушений, оказалось там с моделями драйверов были проблемы, а не с платой, больше времени на разбор потратил. По рисунку нагляднее и быстрее.

Вот все это запросто делается после импорта ODB из Mentor в 3D софт и не абы как, примерно, а вплоть до верификации по стандарту  EMI. 

Включая картину резонансов, распределения плотности токов по плану питания и спектру этих самых токов и много чего еще.

В самом Sygrity как и Hyperlynx все это делается довольно слабо и нет смысла вообще на них ориентироваться, хотите честный анализ используйте правильные инструменты для анализа...

 

Добавлю в Hyperlynx внедрили 3D Solver, бывший IE3D в оригинале это была достойная вещь, но он по любому уступает отдельному пакету 3D моделирования...

Пытаться использовать софт для трассировки плат заставить работать еще и как анализатор этих самых плат, не самая лучшая идея.

PS:

Предлагаю обосновывать выбор пакета проекирования плат исходя из удобства и надежности процесса проектирования плат, а не их анализа.

Потому что и Sigrity и Hyperlynx подведут вас в особо сложных случаях по любому. Они годятся только как примерный софт для предварительного анализа плат среднего класса сложности

или участков плат не самой высокой важности или ответственности. Ну как например Batch DDR анализ в Hyperlynx. Он проверит массово все цепи, гарантии работоспособности не дает, то есть процентов 80..90.

А вот оставшиеся 10 вы сможете вытащить только в 3D софте, но опять же если это модуль высокой плотности работающий в тяжелых условиях и так далее..

PPS:

Возможно для вашей компании это неактуально, если как выше написали всерьез рассматривается Altium. В таком разрезе ветку можно было сразу закрыть, Cadence закроет 500% проблем которые с трудом решает Altium.

Изменено 22 ноября, 2018 пользователем twix

[dmitry-tomsk 0]

10 minutes ago, twix said:

Вот все это запросто делается после импорта ODB из Mentor в 3D софт и не абы как, примерно, а вплоть до верификации по стандарту  EMI. 

Включая картину резонансов, распределения плотности токов по плану питания и спектру этих самых токов и много чего еще.

В самом Sygrity как и Hyperlynx все это делается довольно слабо и нет смысла вообще на них ориентироваться, хотите честный анализ используйте правильные инструменты для анализа...

 

Добавлю в Hyperlynx внедрили 3D Solver, бывший IE3D в оригинале это была достойная вещь, но он по любому уступает отдельному пакету 3D моделирования...

Пытаться использовать софт для трассировки плат заставить работать еще и как анализатор этих самых плат, не самая лучшая идея.

PS:

Предлагаю обосновывать выбор пакета проекирования плат исходя из удобства и надежности процесса проектирования плат, а не их анализа.

Потому что и Sigrity и Hyperlynx подведут вас в особо сложных случаях по любому. Они годятся только как примерный софт для предварительного анализа плат среднего класса сложности

или участков плат не самой высокой важности или ответственности. Ну как например Batch DDR анализ в Hyperlynx. Он проверит массово все цепи, гарантии работоспособности не дает, то есть процентов 80..90.

А вот оставшиеся 10 вы сможете вытащить только в 3D софте, но опять же если это модуль высокой плотности работающий в тяжелых условиях и так далее..

PPS:

Возможно для вашей компании это неактуально, если как выше написали всерьез рассматривается Altium. В таком разрезе ветку можно было сразу закрыть, Cadence закроет 500% проблем которые с трудом решает Altium.

 

3d пакет это какой? Сейчас появился анализ плат в keysight ads, он лучше?

Сколько не моделировал целостность, столько раз и убеждался, что результат от схемы и топологии терминации зависит и от драйверов-приёмников в ИС, то есть от схемотехники. Плата там влияет ну почти никак.

[fill 2]

21 минуту назад, twix сказал:

Добавлю в Hyperlynx внедрили 3D Solver, бывший IE3D в оригинале это была достойная вещь, но он по любому уступает отдельному пакету 3D моделирования... 

 

Ваши данные сильно устарели, уже несколько лет как используются другие солверы (от Nimbic), хотя часть задач (для антенн) решается и через IE3D.

[twix 0]

11 minutes ago, dmitry-tomsk said:

3d пакет это какой? Сейчас появился анализ плат в keysight ads, он лучше?

Сколько не моделировал целостность, столько раз и убеждался, что результат от схемы и топологии терминации зависит и от драйверов-приёмников в ИС, то есть от схемотехники. Плата там влияет ну почти никак.

Ansys, CST, HFSS, MWO. Каждый из них может решать свой класс задач. Ansys хорош тем, что позволяет сделать сквозной анализ, от источника сигнала на базе модели IBIS или SPICE с заданным спектром и формой входного сигнала, через плату до EMI 3D поля на заданном расстоянии от платы, которая установлена в корпус и излучение измеряется вне корпуса на просачивание сквозь щели. Это конечно предельный случай, но его можно отработать только здесь.

Тоже касается группы плат в корпусе, в программу загоняются несколько моделей печатных плат, соединяются вместе и вперед, включая модели разъемов, соединительных кабелей и прочее. Вплоть до 3D моделей разъемов с пинами и корпусами заданного материала.

Это же касается анализа PDN.

ADS хорош для анализа систем и активных элементов, усилителей например, с топологией у них туго, чисто топологию лучше всего берут CST и HFSS, но ресурсов на анализ требуют нереальных.

MWO хорош для тренировочных тестов PDN например для подбора конденсаторов или топологии фильтров на плате. Шустрый, достоверный, и есть библиотека честных моделей пассивных элементов.

[AlexandrY 2]

20 minutes ago, twix said:

Возможно для вашей компании это неактуально, если как выше написали всерьез рассматривается Altium. В таком разрезе ветку можно было сразу закрыть, Cadence закроет 500% проблем которые с трудом решает Altium.

Есть совершенно огромные пласты в разработке которые Cadence делает гораздо хуже Altium-а.
Вроде бы очевидно. 
Начать можно с симуляторов SIMPLIS и кончая Add-on-ами от TI , Atmel, Microchip и проч. по разработке DC-DC, сенсоров, интерфейсов, бесконтактной клавиатуры и т.д. и т.п.

 

 

[fill 2]

23 минуты назад, twix сказал:

Ansys, CST, HFSS, MWO. Каждый из них может решать свой класс задач. Ansys хорош тем, что позволяет сделать сквозной анализ, от источника сигнала на базе модели IBIS или SPICE с заданным спектром и формой входного сигнала, через плату до EMI 3D поля на заданном расстоянии от платы, которая установлена в корпус и излучение измеряется вне корпуса на просачивание сквозь щели. Это конечно предельный случай, но его можно отработать только здесь.

Тоже касается группы плат в корпусе, в программу загоняются несколько моделей печатных плат, соединяются вместе и вперед, включая модели разъемов, соединительных кабелей и прочее. Вплоть до 3D моделей разъемов с пинами и корпусами заданного материала.

Это же касается анализа PDN.

ADS хорош для анализа систем и активных элементов, усилителей например, с топологией у них туго, чисто топологию лучше всего берут CST и HFSS, но ресурсов на анализ требуют нереальных.

MWO хорош для тренировочных тестов PDN например для подбора конденсаторов или топологии фильтров на плате. Шустрый, достоверный, и есть библиотека честных моделей пассивных элементов.

[EvilWrecker 0]

Крайне опрометчиво подмешивать в тему сравнения продукта по SI/PI анализу, все-таки вроде обсуждается именно сам пакет проектирования плат. Тем не менее нельзя не отметить несколько моментов:

- в самом деле для абсолютно подавляющего большинства вакансий по SI/PI сначала идут названия general purpose EM suite, в частности HFSS и ADS, далее их ограниченные узкозаточенные подмножества в виде приставок под платки, т.е. Siwave и Sipro/Pirpo соответственно, и только после этого, может быть, иногда, будут упомянуты Hyperlynx и Sigrity. Здесь нет ничего удивительного, даже узкозаточенные приставки с взрослых пакетов позволяют уже очень много, а позади продуктов кайденса и ментора взрослых собратьев нету

- безусловно у симуляторов SI/PI от кайденсов и менторов есть своя ниша, это ни разу не бредовый софт и свои задачи решает, однако как обычно это происходит с американскими продуктами, нужно выкинуть полностью из повестки дня весь их маркетинговый буллшит, все презентации и начать пробовать в реальных проектах. У заокеанских друзей и партнеров отсутствует мера в части рекламы и попытках произвести впечатление, что часто приводит к состоянию "не быть, а казаться"

Ну и отдельные комментарии по выдающимся моментам:
 

Quote

Сколько не моделировал целостность, столько раз и убеждался, что результат от схемы и топологии терминации зависит и от драйверов-приёмников в ИС, то есть от схемотехники. Плата там влияет ну почти никак.

В лучшем случае это может означат что в ваших проектах хайспиды отсутствует как явление, в худшем что вы моделировали не то что есть у вас на плате.
 

Quote

Есть совершенно огромные пласты в разработке которые Cadence делает гораздо хуже Altium-а.
Вроде бы очевидно. 
Начать можно с симуляторов SIMPLIS и кончая Add-on-ами от TI , Atmel, Microchip и проч. по разработке DC-DC, сенсоров, интерфейсов, бесконтактной клавиатуры и т.д. и т.п

Отсутствие всего этого дебильного мусора в экспедишине, аллегро и пр. топ пакетах сугубо делает им честь и является их неоспоримым достоинством Не оглядываясь на факт что все те люди которые делают компьютеры(любые, от настольников до серверов), подавляющую долю потребительской электроники, почти всю войну и т.д и т.п. не задумались о том чтобы прикрутить говнофункции по снятии видео с кривыми 3д, а также всяких микроконтроллеров, клавиатур и другой порчи, достаточно всего лишь отметить что будь это хоть чутка нужно даже Tier2/3 customer, кайденсы и менторы это все бы сделали. Но как несложно понять это все нахрен не нужно никому, кроме очередных мейкеров

По поводу картинки от fill - вообще говоря, она полностью соответствует реальности:

- что кайденс, что ментор делают не очень удобным импорт в 3d party tools в угоду продвижения своих продуктов
- сетапить модель в HFSS это не шутки, нужны и знания и опыт и время

Бизнес есть бизнес

[dmitry-tomsk 0]

1 hour ago, twix said:

Насчет много файлов согласен, неудобно, приятно когда один файл. Все остальное бред.

Берете любую систему контроля версий,  SVN, Git, пишете туда правила, чтоб не сохранялись лишние файлы, ну логи например или копии рабочей папки и вперед и с песней. Делать резервные копии проекта в zip нет никаких проблем, аннотация, коммит и хоть 100 копий.

Если есть система контроля версий, необходимость частого резервирования отпадает. Но я для себя делал каждый день, если честно.

В конце концов возьмите любой проект программистов, там сотни файлов по любому. Скажи им что проект состоит из одного файла они будут смеяться долго, настолько это режет слух.

У программистов есть понятие исходника. Так вот в svn они хранят как раз исходники, и используют svn в том числе и для выявления отличий в коде. Промежуточный мусор в виде отходов жизнедеятельности компиляторов они там не хранят. Так вот файлы плат альтиума и аллегро и есть исходники, мусор в аллегро тоже есть, его складировать не нужно.

[dmitry-tomsk 0]

40 minutes ago, EvilWrecker said:

В лучшем случае это может означат что в ваших проектах хайспиды отсутствует как явление, в худшем что вы моделировали не то что есть у вас на плате.

Большая часть трасс до гигабита в секунду. А у Вас есть пример, где на такой частоте, например, динамическое выравнивание фазы диф пары даст ощутимый выигрыш на глазковой диаграмме? Я уже и на статическое выравнивание глаза закрываю в некоторых случаях, точность калибровки hs интерфейсов в ис делает его бесполезным.

[EvilWrecker 0]

Quote

Большая часть трасс до гигабита в секунду

Это не хайспиды и моделировать там нечего при правильном подходе
 

Quote

А у Вас есть пример, где на такой частоте, например, динамическое выравнивание фазы диф пары даст ощутимый выигрыш на глазковой диаграмме?

На такой- нет Но я не вполне понял причем тут динамическое выравнивание фазы?

[Volkov 0]

16 minutes ago, dmitry-tomsk said:

Большая часть трасс до гигабита в секунду. А у Вас есть пример, где на такой частоте, например, динамическое выравнивание фазы диф пары даст ощутимый выигрыш на глазковой диаграмме? Я уже и на статическое выравнивание глаза закрываю в некоторых случаях, точность калибровки hs интерфейсов в ис делает его бесполезным.

до гигабита в секунду  - это не совсем то, важно ведь длительность окна, при котором данные валидные. И если окно, к примеру 550 ps, а окно приема 350ps, то у вас на все про все останется по паре tap - ов при динамической подстройке фазы. Вот вам и пример.

[EvilWrecker 0]

17 minutes ago, Volkov said:

до гигабита в секунду  - это не совсем то, важно ведь длительность окна, при котором данные валидные. И если окно, к примеру 550 ps, а окно приема 350ps, то у вас на все про все останется по паре tap - ов при динамической подстройке фазы. Вот вам и пример.

[dmitry-tomsk 0]

1 hour ago, Volkov said:

до гигабита в секунду  - это не совсем то, важно ведь длительность окна, при котором данные валидные. И если окно, к примеру 550 ps, а окно приема 350ps, то у вас на все про все останется по паре tap - ов при динамической подстройке фазы. Вот вам и пример.

А почему пару, если шаг 13 ps?

[Volkov 0]

2 minutes ago, dmitry-tomsk said:

А почему пару, если шаг 13 ps?

У Kintex IODelay в HR банке 52 ps. 

[dmitry-tomsk 0]

19 minutes ago, Volkov said:

У Kintex IODelay в HR банке 52 ps. 

Да, значение задержки подзабыл, но, тем не менее, при потоке 960 мбит у меня сейчас 13 tap-ов чистый сигнал без ошибок.

 

А на каких частотах, по Вашему, работают ibis модели?