[Alexey87 0]

37 minutes ago, andrew_b said:

Всё то же самое.

Ясно, благодарю.

[new123 0]

On 1/11/2019 at 12:11 PM, Alexey87 said:

1. Как правильно инкрементировать значение регистра reg

reg[7:0]data = 0;

data <= data + 1 или data <= data + 1'b1?

 у меня так же как и у выше Андрея, куча варнингов достает. Приучил себя сразу писать + 1'b1

 

On 1/11/2019 at 12:11 PM, Alexey87 said:

2. Как правильно обнулять значение регистра reg

data <= 0 или data <= 8'b0 или data <= 8'b00000000?

В приведенном примере одно и тоже. Но рекомендую погуглить запись чисел в верилоге, есть формальности.  Например http://fpga.in.ua/fpga/fpga-theory/verilog-lections/verilog-leksicheskie-konstrukcii-i-pravila-napisaniya-koda.html
Помню, когда я первый раз поднимал сетку ethernet, переход на правильную запись чисел убрал ряд глюков, с того момента и приучил себя писать подробно.

[Alexey87 0]

to:new123

Спасибо, посмотрю эту тему ( запись чисел ) более подробно.

[sonycman 0]

19 hours ago, new123 said:

Например http://fpga.in.ua/fpga/fpga-theory/verilog-lections/verilog-leksicheskie-konstrukcii-i-pravila-napisaniya-koda.html

Статья с ошибками. 

Например:

Quote

Существует возможность сокращать запись числа: например 8’b1 будет эквивалентно записи 8’b11111111

Это не так.