Jump to content

    

VHDL alias

Вопрос традиционно для тех, кто полностью скурил стандарт.

Есть, к примеру, порт :

    CTRL   : inout STD_LOGIC_VECTOR(31 downto 0);

Далее я могу написать

alias MY_CTRL : std_logic_vector(2 downto 1) is CTRL(23 downto 22);

А хочется написать что-то типа

alias MY_CTRL : std_logic_vector(2 downto 1) is (CTRL(23), CTRL(19));

Но аггрегация здесь, похоже, не поддерживается (да наверное и не должна, если подумать о том, что такое массив). Но тем не менее хочется. Понятное дело, можно разбить MY_CTRL на отдельные скалярные элементы MY_CTRL_1 и MY_CTRL_2, но некрасиво. Можно MY_CTRL сделать сигналом. Но тогда про двунаправленность придется забыть и при назначении всякий раз думать вход это или выход. Еще идеи?

 

Share this post


Link to post
Share on other sites

Create an account or sign in to comment

You need to be a member in order to leave a comment

Create an account

Sign up for a new account in our community. It's easy!

Register a new account

Sign in

Already have an account? Sign in here.

Sign In Now