Jump to content

    
Sign in to follow this  
AVR

Virtex-7 GTX: не работает симуляция

Recommended Posts

Пока валяется плата с Virtex-7, осваиваю трансиверы GTX. Возникли такие проблемы:

1) Симуляция, которую создает визард, оказывается нерабочей. Решил дописать в скрипт, который оно сгенерировало, опцию вывода в GUI (xsim --gui) и увидел, что всё висит в Z, исходные файлы отсутствуют, непонятно что там top-модуль. Прилагаю картину того что я вижу. Причем, подобные нелепые файлы симуляции вижу и у других сим-скриптов, созданных Vivado 2018 для других IP-ядер. Что я всё время делаю не так, что выходят нерабочие симуляционные проекты?

2) Читаю документацию ug476_7Series_Transceivers.pdf и там всё что касается начальной инициализации, процедуры сброса. Даю 1 такт cpllreset, но ничего не происходит. Играясь с разными комбинациями сбросов, коих там куча, удалось увидеть cplllock, но в симуляторе видно, что через некоторое время он молча сбрасывается в lost.

Кто может привести пример процедуры сброса или вкратце описать ее словами и примерными цифрами таймингов? Вот работала бы симуляция, я бы увидел в ней что и как правильно делать. Но не работает ни моя, ни "визардная" симуляция на базе xsim. Такты в симуляции подаю P/N 125 МГц, как и требуется согласно моим настройкам.

И есть еще один вариант - на симуляцию GTX трансиверов полагаться нельзя? И тогда я брошу эти безнадежные попытки и сразу попробую поработать с этим на железе, отлаживая через чипскоп или даже просто uart.

Снимок экрана от 2018-10-01 11-55-25.png

Share this post


Link to post
Share on other sites
4 hours ago, AVR said:

И есть еще один вариант - на симуляцию GTX трансиверов полагаться нельзя? И тогда я брошу эти безнадежные попытки и сразу попробую поработать с этим на железе, отлаживая через чипскоп или даже просто uart.

 

Как раз Virtex 7. Симуляция Aurora. Все нормально работает. У вас же, я так понимаю, голый GTX-визард, наверное что-то забываете подать.

1.jpg

Share this post


Link to post
Share on other sites

Нашел ответ на свой вопрос. Действительно симуляция работает. Просто при генерации IP-ядра оно создает рудименты и скрипты, которые создают впечатление будто это демонстрационные проекты. Тем не менее, это пустышки и я не понимаю зачем оно их вываливает.

Чтобы создать демо-проект, о котором говорится в документации, нужно поступать как пишут и показывают на скриншотах тут: https://forums.xilinx.com/t5/Networking-and-Connectivity/Ten-gig-eth-pcs-pma-core-no-example-design-was-generated/td-p/745988

Я же не делал генерации example design, ибо недавно работаю с Vivado, вот поэтому и получал непонятную хрень. А надо было кликнуть на кастомизированном ядре и в менюшке выбрать "Open IP Example Project". Тема решена.

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this