Перейти к содержанию

    

NIOS II Classic 15.0 jtag debug error

Прошу прощения за сумбурность изложения.

NIOS II Classic 15.0 jtag debug запускаю отладку код бегает все хорошо. читаю память по одному порту DDR все хорошо, читаю ROM все хорошо, код бегает, читаю по второму DDR порту( отдельный чип на плате) ошибка, но мне очень не нравится поведение отладчика при этом - код больше не бегает и отладчик отваливается с ошибками. На плате все нормально - есть готовый sof где оба порта работают.

Мне казалось отладчик может в любой момент остановить проц и прочитать instruction pointer, будь хоть весь авалон в дровах. Основываюсь на опыте MIPS и STM32 отладчиках и их вывести из равновесия чтением не того адреса невозможно.

Вопрос

1. Отладчику же должно быть пофиг что читать, даже если устройство в дрова(DDR) почему отваливается вся отладка?

2. Это только у меня или отладчик по каждому чиху лагает и нужно перезапускать отладку?

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Для публикации сообщений создайте учётную запись или авторизуйтесь

Вы должны быть пользователем, чтобы оставить комментарий

Создать учетную запись

Зарегистрируйте новую учётную запись в нашем сообществе. Это очень просто!

Регистрация нового пользователя

Войти

Уже есть аккаунт? Войти в систему.

Войти