nanorobot 3 26 сентября, 2018 Опубликовано 26 сентября, 2018 (изменено) · Жалоба Двойной буфер, чтобы не раздражала медленная прорисовка. Если артефакты от затыка на шине, двойной буфер не в тему - второй буфер на той же шине, что и первый. да, наверное так. Но тогда, возвращаясь назад - 32 битовая SDRAM супротив 16 битовой, даст двойной(плюс минус лапоть) прирост скорости шины? Или только для формата вроде RGB888? Изменено 26 сентября, 2018 пользователем nanorobot Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
mantech 33 26 сентября, 2018 Опубликовано 26 сентября, 2018 · Жалоба да, наверное так. Но тогда, возвращаясь назад - 32 битовая SDRAM супротив 16 битовой, даст двойной(плюс минус лапоть) прирост скорости шины? Или только для формата вроде RGB888? Прирост даст, но не двойной. Формат видео большого значения не имеет. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Integro 0 27 сентября, 2018 Опубликовано 27 сентября, 2018 · Жалоба Прирост даст, но не двойной. Формат видео большого значения не имеет. Не могли бы вы пояснить почему прирост будет, но не двойной? Так как DMA все ровно будет фетчить по 16бит (для 565) и будет складывать в фифо контроллера по 2байта? Количество обращений к памяти ведь не измениться? За счет чего прирост? Или DMA возьмет из памяти 4байта положит их в фифо(32бит) и контроллер зная, что это два пикселя 565 выкинет в дисплей (не уверен что LCD контроллер на это способен), в этом случае прирост в два раза. Для 32битного формата задержка чтения также сократиться в два раза. Или я что-то упускаю? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
mantech 33 27 сентября, 2018 Опубликовано 27 сентября, 2018 · Жалоба Не могли бы вы пояснить почему прирост будет, но не двойной? Так как DMA все ровно будет фетчить по 16бит (для 565) и будет складывать в фифо контроллера по 2байта? Количество обращений к памяти ведь не измениться? За счет чего прирост? Или DMA возьмет из памяти 4байта положит их в фифо(32бит) и контроллер зная, что это два пикселя 565 выкинет в дисплей (не уверен что LCD контроллер на это способен), в этом случае прирост в два раза. Для 32битного формата задержка чтения также сократиться в два раза. Или я что-то упускаю? Ускорение работы с памятью идет в основном за счет burst-транзакций, от ширины шины их кол-во не меняется, поэтому процентов 10-15 потерь в скорости будет. По крайне мере в МК с ДДР памятью такой процент потерь имеется. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
nanorobot 3 27 сентября, 2018 Опубликовано 27 сентября, 2018 (изменено) · Жалоба Не могли бы вы пояснить почему прирост будет, но не двойной? Так как DMA все ровно будет фетчить по 16бит (для 565) и будет складывать в фифо контроллера по 2байта? Количество обращений к памяти ведь не измениться? За счет чего прирост? Или DMA возьмет из памяти 4байта положит их в фифо(32бит) и контроллер зная, что это два пикселя 565 выкинет в дисплей (не уверен что LCD контроллер на это способен), в этом случае прирост в два раза. Для 32битного формата задержка чтения также сократиться в два раза. Или я что-то упускаю? Так же не вполне себе представляю нюансы работы LCD контроллера. Не исключаю, что прирост будет за счет того, что перерисовка картинки с использованием DMA2D будет юзать 32 битовый доступ к SDRAM, что снизит нагрузку на шину в процессе рисования, и как следствие, уменьшит(возможно до нуля :biggrin: ) появление артефактов. Практика критерий истины (с) Изменено 27 сентября, 2018 пользователем nanorobot Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
AVI-crak 0 27 сентября, 2018 Опубликовано 27 сентября, 2018 · Жалоба Я не в курсе насколько будет ускорение, потому как F7, 16 бит память, и 800*480 экран. Но могу точно сказать - свободных ног мк станет значительно меньше. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
nanorobot 3 27 сентября, 2018 Опубликовано 27 сентября, 2018 · Жалоба Я не в курсе насколько будет ускорение, потому как F7, 16 бит память, и 800*480 экран. Но могу точно сказать - свободных ног мк станет значительно меньше. Про ноги очевидно. Остальное не понял. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Integro 0 28 сентября, 2018 Опубликовано 28 сентября, 2018 · Жалоба Ради интереса решил разобраться как влияет ширина шины и выходной формат на ST'шных контроллерах... Открываю интернет, а там уже все посчитано :biggrin: Оригинал Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
nanorobot 3 28 сентября, 2018 Опубликовано 28 сентября, 2018 (изменено) · Жалоба Ради интереса решил разобраться как влияет ширина шины и выходной формат на ST'шных контроллерах... Открываю интернет, а там уже все посчитано :biggrin: Спасибо! То что нужно! Мои надежды подтверждаются! RTFM! Изменено 28 сентября, 2018 пользователем nanorobot Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
nanorobot 3 2 октября, 2018 Опубликовано 2 октября, 2018 · Жалоба Принял решение делать свой процессорный модуль(процессор STM32F429/TQFP176 + 32 - bit SDRAM MT48LC4M32B2TG-7 IT/TSOP86). Надеюсь уложиться в 4 слоя. Вопрос: В интересах удобства разводки предполагаю произвольно менять распиновку шины данных, насколько мне известно, в пределах каждого байта это допускается. Насколько допустим подобный фокус с шиной адреса? Прошу прощения за ламерский вопрос. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Integro 0 2 октября, 2018 Опубликовано 2 октября, 2018 · Жалоба нет, выше писали про burst mode, он сломается. Либо нужно это обдуманно делать и соответсвенно распологать данные... но проще петлю сделать :))) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
nanorobot 3 3 октября, 2018 Опубликовано 3 октября, 2018 (изменено) · Жалоба Развел плату в четырех слоях. Ни о каком выравнивании длин проводников не может быть и речи, только только удалось развести все связи. На Discovery F429 тоже не парились выравниванием длин проводников к SDRAM(смотрел герберы). Видимо на 90 МГц выравнивание не так критично? Можно надеяться - заработает? PS Где выравнивание длин более критично? Шина данных? шина адресов? Изменено 3 октября, 2018 пользователем nanorobot Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
nanorobot 3 5 октября, 2018 Опубликовано 5 октября, 2018 · Жалоба On 10/3/2018 at 3:26 PM, nanorobot said: Развел плату в четырех слоях. Ни о каком выравнивании длин проводников не может быть и речи, только только удалось развести все связи. На Discovery F429 тоже не парились выравниванием длин проводников к SDRAM(смотрел герберы). Видимо на 90 МГц выравнивание не так критично? Можно надеяться - заработает? PS Где выравнивание длин более критично? Шина данных? шина адресов? On 10/3/2018 at 3:26 PM, nanorobot said: четыре слоя, один из которых земля и другой питание. Есть ли смысл заливать землей свободную площадь на двух других слоях, на которых выполнена вся разводка? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Integro 0 5 октября, 2018 Опубликовано 5 октября, 2018 · Жалоба On 10/3/2018 at 1:26 PM, nanorobot said: PS Где выравнивание длин более критично? Шина данных? шина адресов? Везде критично! 100MHz это не мало, но и это не 300MHz! Нужно считать, но лень, на вскидку могу сказать что разброс между мин-макс допустим в пару десятков мм, но могу ошибаться. 5 hours ago, nanorobot said: четыре слоя, один из которых земля и другой питание. Есть ли смысл заливать землей свободную площадь на двух других слоях, на которых выполнена вся разводка? Мало входных данных :), но я бы залил. И понятно, если есть какой RF тракт, это нужно делать с пониманием. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Axel 1 6 октября, 2018 Опубликовано 6 октября, 2018 · Жалоба On 10/3/2018 at 1:26 PM, nanorobot said: ... Видимо на 90 МГц выравнивание не так критично?... Необходимость выравнивания легко оценить по временнЫм диаграммам с учетом погонной задержки ПП 6 ps/mm. Аналогичный дизайн с проводниками в пределах (10÷21)мм (адрес, данные, команды) устойчиво работает на 168 MHz. Более существенно растащить их пошире для минимизации кросстоков (калькулятор Saturn в помощь). Заливка на таких частотах (и при размещении сигнальных проводников только на внешних слоях) имеет смысл (ИМХО) только для поддержания баланса меди. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
