Alex11 3 7 августа, 2018 Опубликовано 7 августа, 2018 · Жалоба Контроллер SPI в ARM Cyclone V позволяет сделать посылку длиной до 16 бит. Нужно 26 бит. Можно сделать две посылки, но контроллер снимает CS между посылками. Можно ли заставить его сделать несколько посылок с общим CS? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Realking 0 8 августа, 2018 Опубликовано 8 августа, 2018 · Жалоба Контроллер SPI в ARM Cyclone V позволяет сделать посылку длиной до 16 бит. Нужно 26 бит. Можно сделать две посылки, но контроллер снимает CS между посылками. Можно ли заставить его сделать несколько посылок с общим CS? CS сделать софтовым (сделать пин как IO на вывод и им самому управлять) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
1891ВМ12Я 0 8 августа, 2018 Опубликовано 8 августа, 2018 · Жалоба Контроллер SPI в ARM Cyclone V позволяет сделать посылку длиной до 16 бит. Нужно 26 бит. Можно сделать две посылки, но контроллер снимает CS между посылками. Можно ли заставить его сделать несколько посылок с общим CS? Про конкретный ARM не скажу, но это странно, настройки неверны. SPI должен допускать сразу несколько посылок с общим CS. Как workaround предложили софтово управлять. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Alex11 3 8 августа, 2018 Опубликовано 8 августа, 2018 · Жалоба Спасибо, про софтово я и сам понимаю. Хочется-то счастья. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Realking 0 8 августа, 2018 Опубликовано 8 августа, 2018 · Жалоба Спасибо, про софтово я и сам понимаю. Хочется-то счастья. Two different modes of continuous data transfers are supported: When clock phase SCPH = 0 and clock polarity SCPOL = 0, the SPI Controller deasserts the slave select signal between each data word and the serial clock is held to its default value while the slave select signal is deasserted.† When SCPH = 1 and SCPOL = 1, the slave select is held asserted (active low) for the duration of the transfer. может это поможет... я это не использовал, тк slave у меня поддерживал только SCPH = 0 and SCPOL = 0 поэтому управлял софтово Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
jcxz 184 8 августа, 2018 Опубликовано 8 августа, 2018 · Жалоба Спасибо, про софтово я и сам понимаю. Хочется-то счастья. Когда с одной женой счастья нет, то разводятся и ищут счастья с другой. :biggrin: Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
jks 0 8 августа, 2018 Опубликовано 8 августа, 2018 · Жалоба Контроллер SPI в ARM Cyclone V позволяет сделать посылку длиной до 16 бит. Нужно 26 бит. Можно сделать две посылки, но контроллер снимает CS между посылками. Можно ли заставить его сделать несколько посылок с общим CS? Пишут что в режиме Motorola SPI можно сделать. SPI Serial Format Two different modes of continuous data transfers are supported: • When clock phase SCPH = 0 and clock polarity SCPOL = 0, the SPI Controller deasserts the slave select signal between each data word and the serial clock is held to its default value while the slave select signal is deasserted. • When SCPH = 1 and SCPOL = 1, the slave select is held asserted (active low) for the duration of the transfer. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Alex11 3 8 августа, 2018 Опубликовано 8 августа, 2018 · Жалоба Всем спасибо. Дискуссия закрыта. Я действительно прозевал эту фразу в описании, но, к сожалению, мне нужен режим 0, 0. Я уже выбросил этот контроллер и сделал в FPGA части свой как требуется. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться