[Leka 0]

Для 20-ти метрового кабеля 8-й категории (по ссылке выше) затухание на 600 МГц ~ 9.2 дБ. То есть, на выходе кабеля напряжение будет примерно в три раза меньше, чем на входе.

Тогда имеет смысл пробовать. 50..100мВ p-p LVDS-приемнику будет более чем достаточно.

[blackfin 16]

Может даже Cyclone IV придется взять, т.к. у пятых со встроенными трансиверами корпуса больно большие.

Неужели, и корпуса M301 (11x11 мм), M383 (13x13 мм) кажутся вам "больно большими"? :biggrin:

[RobFPGA 27]

Приветствую!

 

...

Витая пара кат 5 только до 100МГц нормируется, а надо 500МГц. Это начиная с кат 6a.

Имхо, имеет смысл сначала исследовать реальный кабель в реальных условиях, а потом принимать решение по схемотехнике.

Вот вот - опять все по новой :)

Вот хоть и древнее но хоть для начальной оценки сойдет Performance of LVDS With Different Cables

Еще раз IMHO - 20m, 1Gb рабочий линк на одной паре обычных LVDS пинов на Cyclone V не сделаете.

 

Удачи! Rob.

[blackfin 16]

Вот хоть и древнее но хоть для начальной оценки сойдет..

А по-моему, не сойдет.. :biggrin:

 

The driver used for this report is the LVDS evaluation module (EVM), equipped with the SN65LVDS31 quadruple line driver. The differential output delivers a typical current of 3.4 mA, which produces a differential voltage magnitude of 340 mV across a 100-Ω load.

Ресивер у них тоже зачетный..

The plot displays two important factors: first, jitter increases with cable length, and second, jitter introduced by the receiver is a

near-linear function of signaling rate (approximately 1 ps per Mbps)

.

Затухание для кабеля Cable G: (Twin-axial cable, specified up 1 GHz) вообще не указано, хотя он наиболее близкий по параметрам к кабелю 8-й категории.

[RobFPGA 27]

Приветствую!

А по-моему, не сойдет.. :biggrin:

Я ж пердупредил что древнее - если поискать можно найти и это.

И тут смотрят только драйвера и кабель - без учета проблем передатчика/приемника в FPGA.

 

Удачи! Rob.

 

[blackfin 16]

И тут смотрят только драйвера и кабель - без учета проблем передатчика/приемника в FPGA.

Можно, кстати, глянуть в сторону BLVDS: AN522.

 

Судя по Figure 23, 500 Mbs вполне пролезет..

[RoadRunner 0]

Неужели, и корпуса M301 (11x11 мм), M383 (13x13 мм) кажутся вам "больно большими"? :biggrin:

11x11 может и втисну) Но лучше с запасом взять: там ширина всей платы то максимум 15 мм должна быть. У четвертого циклона видел 8x8 мм. Вот это было бы идеально.

 

[blackfin 16]

У четвертого циклона видел 8x8 мм. Вот это было бы идеально.

Десятый циклон тоже есть в таком корпусе: 10CL016YM164I7G + LVDS

 

К тому же, он дешевле четвертого циклона..

 

А если всё же нужен честный гигабит, то есть мелкие Артиксы: XC7A15T-2CPG236I

 

 

И даже Спартаны: XC7S15-2CPGA196I..

[prostoRoman 0]

Можно, кстати, глянуть в сторону BLVDS: AN522.

 

Судя по Figure 23, 500 Mbs вполне пролезет..

немного оффтоп.

Что-то они там интересно рисуют...

 

Ответвления и Rs надо бы местами поменять...

 

 

[a123-flex 0]

Вы бы хотя бы указали, что за Cyclone V на ваших платах? Там же три варианта этих Cyclone V: Cyclone V E, Cyclone V GX и Cyclone V GT.

 

Может, у вашего Cyclone V есть не занятый PCIe, а вы тут внешние трансиверы сочиняете.. :biggrin:

Я извиняюсь, тк с PCIe сам не работал, но разве для работы PCIe не необходим root ? Имхо в системе ТС его сейчас нет, и вводить его может быть неудобно ?

[blackfin 16]

Я извиняюсь, тк с PCIe сам не работал, но разве для работы PCIe не необходим root ? Имхо в системе ТС его сейчас нет, и вводить его может быть неудобно ?

Да, Root необходим. Но ТС указал, что на приемной стороне тоже стоит ПЛИС (см, название темы). А раз так, то ничто не мешает на приемной стороне сконфигурировать модуль PCIe в режиме Root.

All Artix-7, Kintex-7, and Virtex-7 devices include at least one integrated block for PCI Express technology that can be configured as an Endpoint or Root Port, compliant to the PCI Express Base Specification Revision 2.1 or 3.0. The Root Port can be used to build the basis for a compatible Root Complex, to allow custom FPGA-to-FPGA communication via the PCI Express protocol.

[RoadRunner 0]

Вопрос еще вот какой возник. Какая задержка передачи и приема у встроенных в ПЛИС трансиверов, кто-нибудь измерял?

Изменено 23 июля, 2018 пользователем RoadRunner

[RobFPGA 27]

Приветствую!

Вопрос еще вот какой возник. Какая задержка передачи и приема у встроенных в ПЛИС трансиверов, кто-нибудь измерял?

В даташитах на конкретное семейство должно быть указаны значения latency трансиверов для разных режимов работы. Если грубо - 30-80 нс.

Удачи! Rob.

 

 

[a123-flex 0]

Да, Root необходим. Но ТС указал, что на приемной стороне тоже стоит ПЛИС (см, название темы). А раз так, то ничто не мешает на приемной стороне сконфигурировать модуль PCIe в режиме Root.

я еще раз извиняюсь, а разве этому root-у не нужно x86 или большой arm или другой проц, чтобы его сконфигурировать ?

 

мне почему то всегда казалось, что pcie устроен так - root порт находится в чипсете или проце, и сеть конфигурируется им - происходит назначение адресов (для этого соответственно проц должен иметь соотв. драйвер) а дальше уже от этого root растет дерево слейвов и коммутаторов, я не прав ?

 

All Artix-7, Kintex-7, and Virtex-7 devices include at least one integrated block for PCI Express technology that can be configured as an Endpoint or Root Port, compliant to the PCI Express Base Specification Revision 2.1 or 3.0. The Root Port can be used to build the basis for a compatible Root Complex, to allow custom FPGA-to-FPGA communication via the PCI Express protocol.

эту цитату следует понимать так, что воопще ничего больше для организации обмена не нужно - типа конфигурацию сети и раздачу адресов Root Port делает сам ?

[1891ВМ12Я 0]

За счет того, что клок внутри данных. Ну и плюс всякие CRC, эквалайзеры и проч.

ТС может задействовать обычные MGT с примерно такими же параметрами, зачем ему PCI-E протокол сверху? И что, в PCI-E 4.0 появились эквалайзеры? Потому что в 3.0, если я ничего не путаю, их нет.

 

я еще раз извиняюсь, а разве этому root-у не нужна одноплатка или большой arm или любой другой проц, чтобы его сконфигурировать ?

А зачем? Вполне может прикинуться, просто повторяя протокол. И без всяких процов и ОСей и их драйверов. Мне он (протокол) не кажется сложным, тут на форуме были умельцы которые это пытались. Хотя конечно, повозиться там будет с чем. Но... но зачем?