Перейти к содержанию
    

гигабитный поток по LVDS c ПЛИС на ПЛИС на расстояние до 20 метров

Можете еще более упростить себе задачу,хотя не знаю есть ли у Альтеры бесплатное ядро SDI.

А SDI зачем? Может просто с сериализатора ПЛИС по диф.выходу подать и все. Он (эквалайзер) уже характеристики линии передачи улучшит. Так-то привлекательное решение, особенно если учесть, что эти эквалайзеры можно просто добавить к стандартному решению в случае чего.

 

По даташитам, у чипов по 45-50мА типового потребления, не слишком ли?

Да, многовато конечно. Хотя у меня текущая версия платы около 1 Ватта жрет) Но именно поэтому щас и ломаю голову, как уменьшить, где урезать. А тут на прием-передачу сразу около 0,25 Вт тогда уйдет только на эквалайзеры. Но как дополнительное улучшение, если позволит энергобюджет, очень заманчиво.

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Собственно, нужно наладить прием/передачу по LVDS между двумя платами с Cyclone V. Скорость до 1 Гбит/с, расстояние до 20 метров.

Вы бы хотя бы указали, что за Cyclone V на ваших платах? Там же три варианта этих Cyclone V: Cyclone V E, Cyclone V GX и Cyclone V GT.

 

Может, у вашего Cyclone V есть не занятый PCIe, а вы тут внешние трансиверы сочиняете.. :biggrin:

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Вы бы хотя бы указали, что Cyclone V на ваших платах? Там же три варианта этих Cyclone V: Cyclone V E, Cyclone V GX и Cyclone V GT.

Так я и думаю, какой поставить :biggrin: Пока еще никакого нет. Пока вообще все на Blackfin пашет.

 

А в плане PCIe.. я конечно с ним не работал и наверняка чего-то не знаю, но он у меня ассоциируется с чем-то большим и распараллеленным типа слота в системном блоке под видеокарту :biggrin: А у меня то тут четыре витые пары на прием/передачу и плата с пол спичечного коробка) Ну короче, я вообще себе это не представляю)

Изменено пользователем RoadRunner

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Так я и думаю, какой поставить :biggrin: Пока еще никакого нет.

 

А в плане PCIe.. он у меня ассоциируется с чем-то большим и распараллеленным типа слота в системном блоке под видеокарту :biggrin: А у меня то тут четыре витые пары на прием/передачу и плата с пол спичечного коробка)

Так может, пора уже познакомиться?

Key Transceiver Features:

...

embedded PCIe Gen1 (2.5 Gbps) and Gen2 (5 Gbps) hard intellectual property (IP) to support PCI-SIG® compliant x1, x2, or x4 endpoint or rootport applications

...

Кабельные спецификации PCI Express позволяют доводить длину одного соединения до десятков метров, что делает возможным создание ЭВМ, периферийные устройства которой находятся на значительном удалении.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Приветствую!

Так я и думаю, какой поставить :biggrin: Пока еще никакого нет. Пока вообще все на Blackfin пашет.

 

А в плане PCIe.. я конечно с ним не работал и наверняка чего-то не знаю, но он у меня ассоциируется с чем-то большим и распараллеленным типа слота в системном блоке под видеокарту :biggrin: А у меня то тут четыре витые пары на прием/передачу и плата с пол спичечного коробка) Ну короче, я вообще себе это не представляю)

А у Вас и вариантов то всего 2 - либо классический LVDS минимум 3-4 пары (клок и 2x500 Mb или 3х333) или гигабитный линк с внешним (типа TLK) либо внутренним в FPGA трансмиттером.

 

В первом случае для "экономного" варианта можно попробовать hdmi кабель с разъемами использовать - как раз 4 пары :).

 

Удачи! Rob.

 

 

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

... либо классический LVDS минимум 3-4 пары (клок и 2x500 Mb или 3х333) ..

ТС желал полный дуплекс, а потому 2 клока и 2х2х500 Mb..

Под определенный кабель делаю - четыре витых пары. Для полного дуплекса.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Так может, пора уже познакомиться?

Я только не понял, за счет чего он позволяет достичь существенно больших скоростей, чем обычный LVDS по той же витой паре?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Приветствую

ТС желал полный дуплекс, а потому 2 клока и 2х2х500 Mb..
Второй клок не обязателен - от одного прекрасно работает.

У меня был проект Clk,1x500 в одну сторону и 2x500 в другую.

Удачи! Rob.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Я только не понял, за счет чего он позволяет достичь существенно больших скоростей, чем обычный LVDS по той же витой паре?

За счет того, что клок внутри данных. Ну и плюс всякие CRC, эквалайзеры и проч.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

За счет того, что клок внутри данных. Ну и плюс всякие ЕСС, эквалайзеры и проч.

Так я правильно понимаю, что это тот же самый альтеровский встроенный в cyclone трансивер просто для протокола PCI? Там тоже клок с данными замешивается, кодирования делаются т.д.

 

Может, у вашего Cyclone V есть не занятый PCIe, а вы тут внешние трансиверы сочиняете.. biggrin.gif

Я внутренние встроенные альтеровские блоки имел ввиду, когда писал dedicated tranceiver в первом посте. Не внешние микросхемы.

Изменено пользователем RoadRunner

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Так я правильно понимаю, что это тот же самый альтеровский встроенный в cyclone трансивер просто для протокола PCIe?

Да.

 

Я внутренние встроенные альтеровские блоки имел ввиду, когда писал dedicated tranceiver в первом посте. Не внешние микросхемы.

У Cyclone V E нет встроенных гигабитных трансиверов, поэтому вам и начали советовать внешние.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

текущая версия платы около 1 Ватта жрет

На BlackFin? Откуда столько?

 

Если потребление было бы в несколько раз меньше (например, 200мВт),

тогда имеет смысл попробовать реализовать 0,5...1Гбит/сек внутренними средствами небольшой ПЛИС,

без внешних PHY, чтобы сохранить малое потребление.

 

 

 

Я несколько раз использовал LVDS приемники Циклона-4-е для реализации встроенного осциллографа - в целях отладки дизайна. Данные с LVDS входа стробируются с частотой ~~ 450МГц*8=3,6ГГц, далее обрабатываются, строится картинка, и выводится на SVGA. 500МГц сигналы наблюдаются без проблем. Общее потребление не превышает 200мВт.

Поэтому и не считаю неразрешимой задачу передачи 1Гбит/сек через обычные LVDS-приемопередатчики дешевых ПЛИС. Но как ведет себя 20м витая пара - понятия не имею.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

На BlackFin? Откуда столько?

Так там еще внешняя память SDRAM к нему, Ethernet-коммутатор, АЦП. Один коммутатор только греется как кипятильник и жрет соответственно.

 

Не знаю, правда, сколько будет жрать ПЛИС с почти гигабитным трансивером, пусть и встроенным. Но пока прихожу к выводу, что стоит эту версию попробовать. Помучаю Custom PHY с требуемым кабелем, посмотрю, что получится. О результатах отпишусь. Всем спасибо за соображения.

 

Если потребление было бы в несколько раз меньше (например, 200мВт),

тогда имеет смысл попробовать реализовать 0,5...1Гбит/сек внутренними средствами небольшой ПЛИС,

без внешних PHY, чтобы сохранить малое потребление.

Да, я и хочу только ПЛИС и АЦП оставить. Так в идеале по энергопотреблению и должно получиться. А основной вопрос сейчас: можно ли обойтись тупо SerDes-ом или придется юзать трансивер с его примочками. Использование трансивера конечно несколько сужает выбор микросхем. Может даже Cyclone IV придется взять, т.к. у пятых со встроенными трансиверами корпуса больно большие.

 

Я несколько раз использовал LVDS приемники Циклона-4-е для реализации встроенного осциллографа - в целях отладки дизайна. Данные с LVDS входа стробируются с частотой ~~ 450МГц*8=3,6ГГц, далее обрабатываются, строится картинка, и выводится на SVGA. 500МГц сигналы наблюдаются без проблем. Общее потребление не превышает 200мВт.

Поэтому и не считаю неразрешимой задачу передачи 1Гбит/сек через обычные LVDS-приемопередатчики дешевых ПЛИС. Но как ведет себя 20м витая пара - понятия не имею.

А Вы на ALTLVDS_RX делали или сами на сдвиговых регистрах и PLL? Какая длина LVDS-линии была?

 

450МГц*8=3,6ГГц

8 - это фактор десериализации? Т.е. по линии 3,6 ГГц шло?

Изменено пользователем RoadRunner

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

А Вы на ALTLVDS_RX делали или сами на сдвиговых регистрах и PLL? Какая длина LVDS-линии была?

Сам на сдвиговых регистрах. LVDS-приемник использовался, как аналоговый компаратор (для построения картинки типа глазковой диаграммы и тп), линии там не было. Принимался аналоговый сигнал.

 

8 - это фактор десериализации? Т.е. по линии 3,6 ГГц шло?

Нет, аналоговый сигнал (наблюдал до ~~ГГц). Те не встроенный логанализатор, а именно осциллограф - для наблюдения повторяющихся аналоговых сигналов.

 

Витая пара кат 5 только до 100МГц нормируется, а надо 500МГц. Это начиная с кат 6a.

Имхо, имеет смысл сначала исследовать реальный кабель в реальных условиях, а потом принимать решение по схемотехнике.

 

Изменено пользователем Leka

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Но как ведет себя 20м витая пара - понятия не имею.

Для 20-ти метрового кабеля 8-й категории (по ссылке выше) затухание на 600 МГц ~ 9.2 дБ. То есть, на выходе кабеля напряжение будет примерно в три раза меньше, чем на входе.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...