Перейти к содержанию

ModelSim-Altera ругается на одинаковые имена в разных struct

Сделал в одном модуле несколько структур (struct) с разными именами. Внутри каждой структуры есть перечислимый тип (состояния конечного автомата). Ну и у каждой структуры есть состояние автомата IDLE. Сам Quartus собирает проект без ошибок. Но ModelSim-Altera говорит Enum literal name 'IDLE' already exists..

 

"Очищенный" пример:

 

Code.sv

`timescale 1 ns/ 1 ns
module test013_LITERAL (
    input  A,
    input  B,
    output C
);
    struct{enum{IDLE,
                SOME_STAGE_1} FSM;
             logic some_register;
            } first_machine;
    struct{enum{IDLE,
                SOME_STAGE_2} FSM;
             logic some_register;
            } second_machine;            
    assign C = A ^ B;    
endmodule

testbench.vt

`timescale 1 ns/ 1 ns
module testbench();
    reg test_A;
    reg test_B;
    wire test_C;
    test013_LITERAL DUT (.A(test_A),
                         .B(test_B),
                         .C(test_C));
    initial begin    
        #100
            test_A = 0;
            test_B = 0;
        #100
            test_A = 1;
            test_B = 0;    
        #100
            test_A = 0;
            test_B = 1;        
        #100
            test_A = 1;
            test_B = 1;    
    end    
endmodule

Что я делаю не так?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Приветствую!

Сделал в одном модуле несколько структур (struct) с разными именами. Внутри каждой структуры есть перечислимый тип (состояния конечного автомата). Ну и у каждой структуры есть состояние автомата IDLE. Сам Quartus собирает проект без ошибок. Но ModelSim-Altera говорит Enum literal name 'IDLE' already exists..

...

Что я делаю не так?

Enum в пределах одного compilation unit имеет глобальный scope то есть внутри одного модуля/package не может быть определено несколько елементов разных enum с оним и тем же именем. В разных модулях/package - на здоровье.

Quartus судя по всему на это болт кладет что чревато последствиями.

...
    struct{enum{IDLE=1,
                SOME_STAGE_1} FSM;
             logic some_register;
            } first_machine;
    struct{enum{IDLE=2,
                SOME_STAGE_2} FSM;
             logic some_register;
            } second_machine;            
wire [1:0] w_idle=IDLE; ??? // что присвоит Quartus?

 

Удачи! Rob.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Приветствую!

Enum в пределах одного compilation unit имеет глобальный scope тоесть внутри одного модуля/package не может быть определено несколько елементов разных enum с оним и тем же именем. В разных модулях/package - на здоровъе.

 

Удачи! Rob.

Эмм. Внутри самого Quartus удается вполне успешно обращаться к одинаковым именам enum-ов в различных struct.

Типа того...

first_machine.FSM <= first_machine.IDLE;
first_machine.FSM <= first_machine.SOME_STAGE_1;
second_machine.FSM <= second_machine.IDLE;
second_machine.FSM <= second_machine.SOME_STAGE_2;

И Quartus на такой синтаксис не ругается.

Т.е. не понятно:

1) если struct организует ограничение видимости, то чего хочет ModelSim?

2) если struct НЕ организует ограничение видимости, то начерта такой struct нужен?

3) если struct организует ограничение видимости, но только для переменных регистров, а для enum - нет и при этом сам Quartus ошибок не выдает, то... Я даже не знаю, то - что?

 

P.S. На меня Quartus ругнулся, когда я разным переменным регистрам из одного struct сделал блокирующее и неблокирующее присвоение. Он сказал "Нет уж! Или всем регистрам так, или всем регистрам эдак!". Но обсуждаемом случае никаких ошибок от Quartus не было.

Изменено пользователем flammmable

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Приветствую!

 

Эмм. Внутри самого Quartus удается вполне успешно обращаться к одинаковым именам enum-ов в различных struct.

Типа того...

first_machine.FSM <= first_machine.IDLE;
first_machine.FSM <= first_machine.SOME_STAGE_1;
second_machine.FSM <= second_machine.IDLE;
second_machine.FSM <= second_machine.SOME_STAGE_2;

Хм странно - в структурах first_machine/second_machine нет элемента IDLE! Есть FSM который может иметь занчение IDLE. :wacko: И ModelSim об этом ругается.

И Quartus на такой синтаксис не ругается.
?! :cranky: Печалька какая.

 

Т.е. не понятно:

1) если struct организует ограничение видимости, то чего хочет ModelSim?

2) если struct НЕ организует ограничение видимости, то начерта такой struct нужен?

3) если struct организует ограничение видимости, но только для переменных регистров, а для enum - нет и при этом сам Quartus ошибок не выдает, то... Я даже не знаю, то - что?

Нужно учитывать что это все же не С/С++ Надо немного по другому структуировать дизайн. Вынесите объявление типов enum и структур в отдельные package. Потом в модуле их импортируйте и пользуйте на здоровье не забывая ссылаться на соотвествующий package при использовании одинаковых имен элементов enum.

 

Удачи! Rob

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Надо немного по другому
- Как?

- Иначе!

©Badcomedian

 

Хорошо, это не C/C++. Поэтому, например, исходя из каких-то соображений элементы struct могут иметь или блокирующее или не блокирующее присвоение. Хотя такое ограничение несколько странно, но допустим дело в том, что компилятор расположит отдельные биты этих элементов рядом и... (и что дальше?) и не знаю, но допустим это как-то связано со структурой ПЛИСов. Ладно, то - такое.

Но! Как вы верно отметили "IDLE" - сугубо синтаксическая абстракция. Для нее. Надо. Просто. Сделать. Ограничение. Видимости. Потому как в противном случае ситуация следующая:

1. Есть конечный автомат как некая сущность.

2. У этого автомата есть некоторые атрибуты.

3. Эти атрибуты можно сгруппировать в struct.

4. В этот же struct можно внести и список состояний автомата.

5. Причем значения этих состояний можно получать через "имя_структуры.имя_состояния".

6.1. Но! IDLE, который есть у большинства автоматов надо вынести отдельно и обращаться к нему напрямую!

6.2. Или придумать для каждой машины свое название IDLE. Имена регистров повторяются - на здоровье. Имена состояний - ни за что!

6.3. Или атрибуты сгруппировать в struct, а состояния целиком вынести в блок параметров, хотя синтаксис позволяет enum-у находится внутри struct.

6.4. Или вообще не пользоваться struct.

 

Мне сложно поверить, что дело в синтаксисе SystemVerilog. Он не мог быть сделан так тупо. Я уверен - дело в каких-то настройках ModelSim и/или Quartus.

Изменено пользователем flammmable

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

1. Несколько конечных автоматов в одном модуле держать не рекомендуется.

2. Есть два подхода к присваиваниям - или все неблокирующие, или логика с блокирующими, триггеры с блокирующими.

 

Следуя набору элементарных рекомендаций можно съэкономить кучу времени.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
1. Несколько конечных автоматов в одном модуле держать не рекомендуется.
Ерунда полная.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Ерунда полная.

 

CummingsSNUG2003SJ_SystemVerilogFSM.pdf

 

"There are a few FSM coding guidelines that apply to all FSM coding styles[2]. The common guidelines are:

Guideline: Make each FSM design a separate Verilog module.

It is easier to maintain the FSM code if each FSM is a separate module, plus third-party FSM optimization tools

work best on isolated and self-contained FSM designs"

 

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
CummingsSNUG2003SJ_SystemVerilogFSM.pdf
Ну и что? Мало ли кто что напишет.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
CummingsSNUG2003SJ_SystemVerilogFSM.pdf

Хороший документ. Хороший вариант - делать группировку при помощи модулей. Однако странно, что в этом документе нет ни одного упоминания конструкции "struct". Применяете ли вы структуры? Если да, то в каких случаях? Если нет, то как полагаете, для чего данная конструкция языка может быть нужна и нужна ли?

Изменено пользователем flammmable

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Приветствую

Хорошо, это не C/C++. Поэтому, например, исходя из каких-то соображений элементы struct могут иметь или блокирующее или не блокирующее присвоение. Хотя такое ограничение несколько странно, но допустим дело в том, что компилятор расположит отдельные биты этих элементов рядом и... (и что дальше?) и не знаю, но допустим это как-то связано со структурой ПЛИСов. Ладно, то - такое.
Это можно обсуждать видя контекст применения этой struct

 

Но! Как вы верно отметили "IDLE" - сугубо синтаксическая абстракция. Для нее. Надо. Просто. Сделать. Ограничение. Видимости. Потому как в противном случае ситуация следующая:
Видимость enum ограниченна compilation unit - почему это так - надо спраштвать в комитете по SV.

Давайте немного поваляем коня для придания ему сферичности...

1. Есть конечный автомат как некая сущность. // не спорю

2. У этого автомата есть некоторые атрибуты. // усы хвост регистр и список состояния?

3. Эти атрибуты можно сгруппировать в struct. // зачем, какой профит? в SV есть другие способы структуирования

4. В этот же struct можно внести и список состояний автомата. // но в SV пока это особо смысла не иемеет

5. Причем значения этих состояний можно получать через "имя_структуры.имя_состояния". // как Карл???

С точки зрения синтаксиса в структуре НЕТ поля с именем IDLE! Как к нему обратится? Ну и по Вашему ведь можно так написать:

    struct {
        enum {IDLE=1, SOME_STAGE_1} FSM1;
        enum {IDLE=2, SOME_STAGE_2} FSM2;
        ...
        logic some_register;
    } first_machine;

И какое значение IDLE по Вашему мне выдаст some_var=first_machine.IDLE? :smile3046:

 

6.1. Но! IDLE, который есть у большинства автоматов надо вынести отдельно и обращаться к нему напрямую! // это кому как нравится

6.2. Или придумать для каждой машины свое название IDLE. // у меня так и есть typedef enum {ST_A_IDLE, ..} e_ST_A_t;

Имена регистров повторяются - на здоровье. Имена состояний - ни за что! // ???

6.3. Или атрибуты сгруппировать в struct, а состояния целиком вынести в блок параметров, хотя синтаксис позволяет enum-у находится внутри struct. //???

6.4. Или вообще не пользоваться struct. // ???

Или не пытать слепо тянуть шаблоны проектирования.

 

Мне сложно поверить, что дело в синтаксисе SystemVerilog. Он не мог быть сделан так тупо. Я уверен - дело в каких-то настройках ModelSim и/или Quartus.
Вопросы веры и религии мы тут не обсуждаем :)

 

Удачи! Rob.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Хороший документ. Хороший вариант - делать группировку при помощи модулей. Однако странно, что в этом документе нет ни одного упоминания конструкции "struct". Применяете ли вы структуры? Если да, то в каких случаях? Если нет, то как полагаете, для чего данная конструкция языка может быть нужна и нужна ли?

 

 

"2.6.2 Structures"

http://sutherland-hdl.com/papers/2013-SNUG...rilog_paper.pdf

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Ну и что? Мало ли кто что напишет.

"Ну и что? Мало ли кто что напишет."

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Enum в пределах одного compilation unit имеет глобальный scope то есть внутри одного модуля/package не может быть определено несколько елементов разных enum с оним и тем же именем. В разных модулях/package - на здоровье.

Да, вот это любопытный момент. Вроде бы struct вводит свою собственную scope, и казалось бы проблем быть не должно - все имена разделены своими областями видимости. Но в случае структур есть исключение: внутри структуры нельзя определить тип. Поэтому когда внутри структуры объявляется перечисление:

 

struct 
{
    enum int { SLON, MAMONT, ... } slon;
}
s1;

 

то тут возникает анонимный тип перечисления, который не может быть определён внутри структуры, поэтому этот тип неявно "мапится" на объемлющую область видимости. Теперь если в этой области видимости объявить другую структуру:

 

struct 
{
    enum int { SLON, MAMONT, ... } slon;
}
s2;

 

то тут история повторяется - опять возникает анонимный тип, который выносится в объемлющую область видимости, а там уже есть точно такой же тип, тоже анонимный, но это означает, что просто у этих типов нет явных имён, но сами типы существуют и имеют одинаковые сигнатуры. И вот тут-то и возникает коллизия.

 

Проблема, в общем, имхо, в недоделанности структур в SystemVerilog. Непонятно, почему было просто не расширить scope структур и на определения типов тоже. Это было бы логично и ничему не мешает.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Спасибо за комментарии. Кое-что удалось выяснить.

 

1. Зачем вся эта тема нужна?

Вот пара примеров группировки атрибутов (при помощи модуля и при помощи структуры):

 

Модуль:

module test013_LITERAL (
    output some_output
);
    logic reg_C;

    logic reg_A_for_submodul;//первое упоминание reg_A
    logic reg_B_for_submodul;
    logic reg_C_for_submodul;//придумать уникальное название во избежание пересечения имен
    
    submodul(.reg_A(reg_A_for_submodul),//второе и третье упоминание reg_A
             .reg_B(reg_B_for_submodul),
             .reg_C(reg_C_for_submodul));
    
    assign some_output = reg_C_for_submodul;    
endmodule


module submodul(
    input reg_A,//четвертое упоминание reg_A
    input reg_B,
    output reg_C
);
endmodule

Структура:

module test013_LITERAL (
    output some_output
);
    logic reg_C;

    struct{logic reg_A;    //только одно упоминание reg_A
            logic reg_B;
            logic reg_C;//можно не опасаться пересечения имен
            } struct_example;

    assign some_output = struct_example.reg_C;    
endmodule

 

Вам как было бы удобней производить группировку?

 

2. Вопрос веры :)

Некоторые полагают, что элементы enum не вызвать через точку. Другие полагают, что можно, но синтаксис SystemVerilog таков, что вынесет элементы enum во внешнюю область видимости.

 

Рабочий пример:

module test013_LITERAL (
    output [3:0]first_literal,
    output [3:0]second_literal
);

struct{enum{SOME_LITERAL_0_FIRST,
            SOME_LITERAL_1_FIRST,
            IDLE,
            SOME_LITERAL_3_FIRST,
            SOME_LITERAL_4_FIRST} enum_reg;
        } first_struct;

struct{enum{SOME_LITERAL_0_SECOND,
            SOME_LITERAL_1_SECOND,
            SOME_LITERAL_2_SECOND,
            IDLE,
            SOME_LITERAL_4_SECOND} enum_reg;
        } second_struct;

assign first_literal     = first_struct.IDLE;
assign second_literal    = second_struct.IDLE;

endmodule

Результаты компиляции на Quartus Prime 17.1.0 для MAX-10 10M02SCE144C8G:

Info (293000): Quartus Prime Full Compilation was successful. 0 errors, 32 warnings

Результат работы прошивки на лампочках демоплаты (линейка из восьми светодиодов): 0010 0011

 

3. Кто что говорит.

Altera-forum - молчит.

Verification Academy от Mentor - молчит.

StackOverflow - говорит, что на одном из трех симуляторов мой код заработал. Так же там ссылаются на раздел 23.9 стандарта IEEE 1800-2017 и утверждают, что struct не создает scope (пффф, а зачем он тогда вообще нужен?), но проверить это утверждение пока не представляется возможным ввиду отсутствия у меня IEEE 1800-2017.

Мы продолжаем следить за событиями.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Для публикации сообщений создайте учётную запись или авторизуйтесь

Вы должны быть пользователем, чтобы оставить комментарий

Создать учетную запись

Зарегистрируйте новую учётную запись в нашем сообществе. Это очень просто!

Регистрация нового пользователя

Войти

Уже есть аккаунт? Войти в систему.

Войти