Перейти к содержанию

Как объяснить Xilinx EDK что в IO шине пропущено часть сигналов?

Есть EDK 14.7

 

Есть блок GPIO

 

файл mhs:

 

BEGIN axi_gpio

...

PORT GPIO_IO = 0b0000000 & Signal1 & Signal2 & 0b00 & Signal3

...

END

 

Часть сигналов в новом релизе перестали использоваться и не плате не разведены.

Как объяснить EDK что в шинке нету пару сигналов. Для обычных линий или I или O отлично работает написанное выше. НО для IO не работает :( Ругается на 0b0000000 мол no driver :(

 

Положение синалов которые остались хорошо бы сохранить на прежним местах.

 

Как это можно сделать?

 

Вот похожая тема на форуме Xilnx но там похоже решение не нашлось. https://forums.xilinx.com/t5/Embedded-Devel...GND/td-p/211779

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Для публикации сообщений создайте учётную запись или авторизуйтесь

Вы должны быть пользователем, чтобы оставить комментарий

Создать учетную запись

Зарегистрируйте новую учётную запись в нашем сообществе. Это очень просто!

Регистрация нового пользователя

Войти

Уже есть аккаунт? Войти в систему.

Войти
Авторизация