Перейти к содержанию

    

ABV in Modelsim

Доброго всем!

Есть статья FPGA Verification with Assertions: Why Bother?, также добавленная к этому сообщению.

В статье описывается введение в ABV на примере Modelsim.

Всё красиво и понятно ... до тех пор, пока не приходит время скомпилировать библиотеку на стр. 6 документа:

 if [file exists accellera_ovl_log] {
udel -lib accelleraoululog -all
}
vlib accellera_ovl_log
vlog -work accellera_ovl_log -f ./src/comp_ovl_log.lst

Библиотеку я взял на OVL Version 2.8.1, но где взять ./src/comp_ovl_vlog.lst - ума не приложу.

Просьба подсказать: я, вообще, то делаю?

FPGA_Verification_with_Assertions_Why_Bother.pdf

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Просьба подсказать: я, вообще, то делаю?
Сам и отвечу: делал всё то, надо было просто почитать интернет и подумать.

Итог:

Modelsim.gif

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

а зачем OVL когда есть system verilog assertions?

Последнее свежее и гибче ИМХО

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
а зачем OVL когда есть system verilog assertions?

Последнее свежее и гибче ИМХО

Ну надо же с чего-то начинать?

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Для публикации сообщений создайте учётную запись или авторизуйтесь

Вы должны быть пользователем, чтобы оставить комментарий

Создать учетную запись

Зарегистрируйте новую учётную запись в нашем сообществе. Это очень просто!

Регистрация нового пользователя

Войти

Уже есть аккаунт? Войти в систему.

Войти
Авторизация