Перейти к содержанию

Рекомендации по трассировке DDR3

Добрый день, форумчане.
Возникла необходимость разместить на плате две DDR3 (MT41J128M16JT, площадка под шар - 0.3мм, зазор - 0.5мм) и подключить их к двум банкам процессора XC6SLX75-3FGG484C (площадка под шар 0.4 мм, зазор 0.6мм)
Вообще с DDR раньше не работал, требования к трассировке этого интерфейса (как от микрона так и от ксайлинкса) уже посмотрел. Хотелось бы получить именно рекомендации по стекапу печатной платы и по размещению микросхем друг относительно друга.
Пока-что прикидочно разместил их как на фото. Резинки, которые тянутся в углы от резисторов, подтянутых к Vtt.
Хочу сделать восьмислойную ПП со сквозными переходными.
1-TOP
2-GND1
3-Int1
4-PWR1
5-PWR2
6-Int2
7-GND2
8-BOT
Изменено пользователем Шухарт

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Слоев хватит. Пинаут нужно будет подбирать. А ставить чипы памяти удобней стороной данных к FPGA, так больше доступного места для цепей данных и легче их выравнивание:

[attachment=111317:DDR3_Plcm.PNG]

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Цитата(Uree @ Mar 1 2018, 11:52) <{POST_SNAPBACK}>
Слоев хватит. Пинаут нужно будет подбирать. А ставить чипы памяти удобней стороной данных к FPGA, так больше доступного места для цепей данных и легче их выравнивание:


Спасибо. А что такое пинаут? Fanount знаю, а этот термин впервые услышал

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Наверное распиновка будет самым близким понятием. В смысле нужно будет подбирать на какие выводы FPGA какие сигналы памяти нужно подключить. То, что линии связи выглядят "почти прямо" на скриншоте в итоге может слабо соотноситься с тем, как будут лежать трассы этих сигналов.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Цитата
Пинаут нужно будет подбирать.

Пинаут никто не подбирает, подбирают обычно свапинг наиболее удачный laughing.gif Но тут что интересно- а в чем глубинный смысл в вашем скриншоте в части:

- наезжания дырки виа прямо на пад?
- разного количества соединения с противоположных электродов bulk cap?
- teardrop к тонкой трассе фанаута идущей с мелких конденсаторов?

Ну и чисто так- а какая, если не секрет, геометрия диффпар на стробы вышла? И сколько "в среднем" зазор вышел между битам?
Цитата
Резинки, которые тянутся в углы от резисторов, подтянутых к Vtt.

Если я правильно понимаю вашу картинку у вас планки раскиданы на разные каналы, т.е. шина адресов/команд у них разная. Учитывая возможности спартана есть некоторые сомнения что вешняя терминация тут нужна biggrin.gif
Цитата
Хотелось бы получить именно рекомендации по стекапу печатной платы и по размещению микросхем друг относительно друга.

Вы лучше сначала остальное на вашей плате раскидайте- трассы, банки на спартан и память, всех соседей и там уже беритесь за ддр.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Цитата(EvilWrecker @ Mar 1 2018, 14:37) <{POST_SNAPBACK}>
Если я правильно понимаю вашу картинку у вас планки раскиданы на разные каналы, т.е. шина адресов/команд у них разная. Учитывая возможности спартана есть некоторые сомнения что вешняя терминация тут нужна biggrin.gif

Мне тут как раз недавно дали фото образца с аналогичными микросхемами. Там по бокам и снизу платы есть эти резисторы. Плюс есть схема другого рабочего устройства, и там тоже эти резисторы в наличии

Цитата(EvilWrecker @ Mar 1 2018, 14:37) <{POST_SNAPBACK}>
Вы лучше сначала остальное на вашей плате раскидайте- трассы, банки на спартан и память, всех соседей и там уже беритесь за ддр.


Это по сути самый критичный участок схемы, связи чётко закреплены за ногами спартана, поэтому хотел сразу определиться со стекапом печатной платы, переходными и шириной дорожек

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Цитата
Мне тут как раз недавно дали фото образца с аналогичными микросхемами. Там по бокам и снизу платы есть эти резисторы.

Нет, конечно если внешняя терминация будет то ничего плохого не случится laughing.gif - но нужна ли она конкретно в вашем случае это вопрос вполне прозрачный.
Цитата
Это по сути самый критичный участок схемы, связи чётко закреплены за ногами спартана

Связи закреплены за его контроллером памяти, но биты/байтлейны можно свапить.
Цитата
поэтому хотел сразу определиться со стекапом печатной платы, переходными и шириной дорожек

Т.е. вы хотите сказать что волновое не считали а просто выбрали количество слоев и все?

А разводка с приложенной картинки очень инновационная- особенно в части зазоров и выравнивания biggrin.gif

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Цитата(EvilWrecker @ Mar 1 2018, 15:24) <{POST_SNAPBACK}>
Связи закреплены за его контроллером памяти, но биты/байтлейны можно свапить.

Т.е. вы хотите сказать что волновое не считали а просто выбрали количество слоев и все?

А разводка с приложенной картинки очень инновационная- особенно в части зазоров и выравнивания biggrin.gif


По поводу свапа, да, нашёл "DQ bit swapping at the memory interface is permitted to facilitate layout. Swapping should only be done within a data group"

Нет, не считал. Ну я знаю что для адресов он должен быть 40 Ом, но ведь этого можно достичь играясь с толщинами препрегов и ядра, или я чего-то не улавливаю?)

То есть на фото далеко не эталон разводки?)

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Цитата
Нет, не считал.

Совершенно напрасно.
Цитата
Ну я знаю что для адресов он должен быть 40 Ом

Знаете откуда?Кто вам такую глупость сказал? biggrin.gif
Цитата
но ведь этого можно достичь играясь с толщинами препрегов и ядра, или я чего-то не улавливаю?)

Можно, но еще играются толщинами трасс и Dk- в конце игры может быть как хороший оптимизированный стек, так и то что согласятся делать немногие за приличные деньги
Цитата
То есть на фото далеко не эталон разводки?)

Смотря эталон чего- но если речь "о типа хорошей разводке" то нет, не он laughing.gif.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Цитата(EvilWrecker @ Mar 1 2018, 16:14) <{POST_SNAPBACK}>
Знаете откуда?Кто вам такую глупость сказал? biggrin.gif


Micron TN-41-08: Design Guide for Two DDR3-1066:

Trace width = 5 mils: target 40Ω impedance
Trace space = 12 to 15 mils, reducing to 11.5 mils between the pins of the DIMM
Trace space from DIMM pins = 7 mils
Trace space to other signal groups = 20 to 25 mils

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Цитата
Micron TN-41-08: Design Guide for Two DDR3-1066

Т.е. вы считаете что во всех дизайнах один и тот же target impdance?А у вас стало быть UDIMM? biggrin.gif

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Цитата(EvilWrecker @ Mar 1 2018, 11:37) <{POST_SNAPBACK}>
Пинаут никто не подбирает, подбирают обычно свапинг наиболее удачный


Свапинг - процесс замены, глагол, его делают.
Пинаут ака распиновка - получившаяся в результате свапинга схема подключения.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Да неее, пинаут это нечто более жесткое, привязанное к именно к физической структуре камня. Применительно к тому же ддр3, пинаут это то как выглядит схемный символ, а результат свапа это то как легли нетлейблы битов, которые вестимо могут не соответствовать таковым в символе(в чем и есть суть свапа). Т.е. после свапа получается не пинаут а swap table laughing.gif которая существует обособленно.

Впрочем черт с ним с этим пинаутом, вы лучше скажите что там с конденсаторами и диффпарами- интересно же.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Ничего там интересного, конденсаторы стоят, диффпары лежат, устройства работают. Мы тут как бы Шухарту помогаем, а не мой дизайн обсуждаем.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Цитата
Ничего там интересного

Ага, ясно biggrin.gif Дело конечно ваше, но от вопроса уходите слабовато- хотя принимая во внимание предыдущие диалоги, значительный рост очевиден.
Цитата
Мы тут как бы Шухарту помогаем, а не мой дизайн обсуждаем.

Соглашусь, надо пояснить ТС откуда вопрос возник- на основе предыдущих диалогов с Uree у меня сложилось мнение что он большой поборник cost reduction DFx practices(если можно так выразиться) а то что на его картинке, как мне кажется, не совсем этому соответствует. Ну а про конденсаторы интересно в том числе и "во временной области": например, возник ли такой дизайн до или после того, как Tosha1984 развалил все удивительные теории из этой ветки biggrin.gif

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Для публикации сообщений создайте учётную запись или авторизуйтесь

Вы должны быть пользователем, чтобы оставить комментарий

Создать учетную запись

Зарегистрируйте новую учётную запись в нашем сообществе. Это очень просто!

Регистрация нового пользователя

Войти

Уже есть аккаунт? Войти в систему.

Войти