Jump to content

    
Sign in to follow this  
pvman

Десять УАРТов

Recommended Posts

Вариант с плис, возможно будет разумным решением, но я не соображаю в verilog. (
Можно решить эту задачу на плис не зная верилог. Собрать в плис (в гуях галочками) процессор (в некоторых ядро уже встроено) и всю периферию включить в процессор. Хоть 10, хоть 20 уартов, лишь бы мяса у плис хватило. И внешний процессор не нужен.

Share this post


Link to post
Share on other sites
Можно решить эту задачу на плис не зная верилог. Собрать в плис (в гуях галочками) процессор (в некоторых ядро уже встроено) и всю периферию включить в процессор. Хоть 10, хоть 20 уартов, лишь бы мяса у плис хватило. И внешний процессор не нужен.

сколько такая плис будет стоить? может там цена космос )

Share this post


Link to post
Share on other sites
(1) Здравствуйте, коллеги!

Для одной задачи нужно собрать девайс с 10 уартами.

. . .

(2) скорость по уартам - 250килобит/с

(1) Если есть хоть какая-то аналогия с коммутацией пакетов (тобишь свичем)

То предлагаю рассмотреть такую структуру:

- канал UART входит на "контроллер канала" (по кол-ву каналов, преобразователь "тупого" UART во внутрисхемную "пакетную" скоростную шину)

- мощный процессор для обработки пакетов по внутрисхемной шине.

 

(2) свичи как-то умудряются работать с 100 Мбит и более

Share this post


Link to post
Share on other sites
сколько такая плис будет стоить? может там цена космос )

 

Может я чего-то упустил, предлагался проц с таким кол-вом уартов (NUC970). Чем он-то не подошел?

Share this post


Link to post
Share on other sites
Вариант с плис, возможно будет разумным решением, но я не соображаю в verilog. (

Да он там и не нужен. Достаточно знать схемотехнику UART. После этого можно просто нарисовать схемотехнику: Параллельный порт МК - 10 UART.

В режиме Shematic САПР для ПЛИС сами проверят схему, оптимизируют и сгенерируют код прошивки без участия HDL (аппаратных языков программирования) типа VHDL или Verilog.

сколько такая плис будет стоить? может там цена космос )

Если наша - дорого (это FPGA Intel(Altera) в нашем корпусе). Если импортная - то это CPLD от Xilinx, Altera или Lattice, стоят недорого :biggrin:

Вся прелесть в том, что Вы можете начать проект на CPLD уже сейчас на бесплатном ПО от производителя, а затем определиться с минимально-достаточным кристаллом и корпусом :rolleyes:

Share this post


Link to post
Share on other sites

например, EP4CE22E22C8N ~1200руб в розницу, ~850руб крупный опт. (но это с оговорками, что наружу только 10 UART, и больше ничего не надо)

простейший с точки зрения реализации вариант - в qsys накидать систему с nios2 и 10 UART, запустить nios2 на 125 МГц, и дальше как на обычном MCU писать на обычных Сях. без всяких "внешних" MCU.

Share this post


Link to post
Share on other sites
сколько такая плис будет стоить? может там цена космос )

Чтобы иметь 10 каналов UART не надо размещать 10 полноценных блоков...

На самом деле, в ПЛИС можно реализовать многоканальный вариант довольно легко. Скажем берем 10 регистров и только один командо-аппарат который чуть больше, чем для одного канала, и он общий для всех. Вот он по-очередно обмолачивает 10 каналов. Или можно взять 10 х 10 память и тот же командо-аппарат. Поскольку частота внутри ПЛИС значительно больше, чем у UART... Так что ресурсов это много не займет...

 

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this