Jump to content

    
Sign in to follow this  
Aleksei_Rostov

ROM memory initialization in loop

Recommended Posts

Добрый день!

Подскажите пожалуйста как можно инициализировать несколько блоков ROM памяти на Verilog'e?

 

Например

 


reg [7 : 0] MyRom [0 : N - 1]

genvar i;
generate
  for (i = 0; i < N; i = i + 1) begin
        initial $readmemh($sformat("Data_block_%0d.txt", i), MyRom, 0, 16);
  end
endgenerate

 

где Data_block_0.txt, Data_block_1.txt, ... , Data_block_N-1.txt - файлы с содержимым каждого блока ROM

 

Синтез данной конструкции проходит. При попытке запустить симуляцию появляется ошибка на sformat

Share this post


Link to post
Share on other sites
Синтез данной конструкции проходит. При попытке запустить симуляцию появляется ошибка на sformat

 

$sformat - system task из SystemVerilog'а. В обычном верилоге используется $sformatf.

 

Share this post


Link to post
Share on other sites
$sformat - system task из SystemVerilog'а. В обычном верилоге используется $sformatf.

 

Получается наоборот ): если использую sformatf то выдаёт ошибку: system call sformatf not allowed ... use system verilog mode

 

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this