Перейти к содержанию

Библиотека "ieee" в HDL Disainer

[attachment=109604:ieee.jpg]Всем здравствуйте !
Для моделирования альтеровской корки DDR SDRAM, квартус 9.1, из файлов полученных при генерации корки в мегавизарде собираю проект в HDL Disainer HDS_2015.1b, файл верхнего уровня "ddr_example_top_tb", но при попытке запустить на симуляцию, и на стадии компиляции получаю соообщение о том что библиотека "ieee" отсутствуеет,
[attachment=109605:ieee1.jpg]
хотя в проекте HDL Disainer она есть. При этом проект ddr_example_top в квартус полнустью проходит.
Как скормить библиотеку "ieee" HDL Disainerу и questasim_10.1b!?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Если я не ошибаюсь, то в дизайнере по-умолчанию нет не самой либы ieee, а только пакета ieee.numeric_std. Добавить можно ручками, скачав исходник из интернета.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Скрипт для запуска моделирования в студию!
По опыту - с ip блоком идет тестовое окружение. Для начала его необходимо запустить в моделсиме/квесте без hld designer. И после того, как запуск удастся - пробовать встроить ip блок в проект и моделировать!
Однако главный вопрос- зачем?
Я несколько раз моделил IP ядра памяти в академических целях и убеждался не только в их работоспособности, но и в их пропускной способности - она соответствовала документации!
И теперь подключаю слейва к своему интерконнекту с необходимыми задержками и все!
П.С. - скорость моделирования ip корки DDR 1/2/3 - ну очень медленная, даже если пропускать калибровку!

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Цитата
Скрипт для запуска моделирования в студию!

Скрипт собственно формирует HDL Disainer, он приведён на первом рисунке в сообщении 1.Там под красными сообщениями об ошибках компиляции из за отсутствия "ieee", приведено сообщение ошибке выполнения скрипта.
Цитата
Однако главный вопрос- зачем?

Чтобы посмотреть диаграмму входных сигналов в корку и её ответов контроллеру, прежде чем вставлять в проект.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Цитата(slawikg @ Nov 7 2017, 21:10) <{POST_SNAPBACK}>
Скрипт собственно формирует HDL Disainer, он приведён на первом рисунке в сообщении 1.Там под красными сообщениями об ошибках компиляции из за отсутствия "ieee", приведено сообщение ошибке выполнения скрипта.

Для моделирования контроллера нужно использовать скрипт, сгенерированный квартусом! Он лежит в папке со сгенерированным ip блоком, в подпапке для симулации в подпапке Mentor.
Если запускать моделирование прямо из HDL Designer - то нужно указать этот скрипт в пост-запуске (не помню точное название). Но это весьма и весьма не просто!

Цитата(slawikg @ Nov 7 2017, 21:10) <{POST_SNAPBACK}>
Чтобы посмотреть диаграмму входных сигналов в корку и её ответов контроллеру, прежде чем вставлять в проект.

Диаграмма соответствует спецификации AvalonMM wink.gif
Или вы нативный интерфейс хотите использовать? Раньше он был - вспоминаю его с содраганием...

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Цитата
Для моделирования контроллера нужно использовать скрипт, сгенерированный квартусом! Он лежит в папке со сгенерированным ip блоком, в подпапке для симулации в подпапке Mentor.


Скрипта моделирования в папке нет:
[attachment=109655:tcl.jpg]
конечно можно из проекта квартуса создать такой скрипт, я раньше так и делал, возможно воспользуюсь вашим советом.
Цитата
Или вы нативный интерфейс хотите использовать?

Без процессора

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Для публикации сообщений создайте учётную запись или авторизуйтесь

Вы должны быть пользователем, чтобы оставить комментарий

Создать учетную запись

Зарегистрируйте новую учётную запись в нашем сообществе. Это очень просто!

Регистрация нового пользователя

Войти

Уже есть аккаунт? Войти в систему.

Войти
Авторизация