Jump to content

    

Расположение кварца

....насколько я вижу корпуса, речь идет о двух 16 битных планках, но при взгляде на разводку я не могу сказать что вижу флайбай или Т-бранч. Мне кажется вижу какую-то дикость :biggrin: Есть ли послойные скриншоты разводки ддр3? Какое-то непомерное место ушло на них, хотя должно вмещаться раза в 2 меньшую область.

 

Ну и сомнительно браться за U4 не разобравшись с PMIC(?) в левом нижнем углу :laughing:

 

Скрины, да пожалуйста. Теперь что видите?

Выложите хоть кто-нибудь свою трассировку с парой DDR ....хоть флайбай, хоть Т-схему.

 

За U4 особо не брался. ещё с питанием и тд. надо разобраться... что как оказаолось не так тревиально как казалось мне на первый взгляд.

 

Слоёв всего 6ть.

post-66671-1509535035_thumb.png

post-66671-1509535042_thumb.png

post-66671-1509535050_thumb.png

post-66671-1509535057_thumb.png

Share this post


Link to post
Share on other sites
Скрины, да пожалуйста. Теперь что видите?

Насколько я могу понять наблюдается следующее:

 

- нет ни флайбая(не вижу терминаторов+ зачем то скачете из слоя в слой ), ни т- бранча(точно не он) :biggrin: Ну и есть немало вопросов по отдельным участкам, например

image.png

- если ничего не путаю, есть байтлейны которые не удалось в одном слое положить

- вы делаете типовые ошибки в плане захвата места используя нарост меандров в 2 стороны, т.е. неиспользованные пустые острова вам же потом и мешают все поставить как надо

- сильно напрасно взялись за выравнивание и вообще за ддр3 когда на плате почти и нет ничего толком.

 

А что у вас за камень, какой шаг и на каких скоростях работает память?

а U4 особо не брался. ещё с питанием и тд. надо разобраться... что как оказаолось не так тревиально как казалось мне на первый взгляд.

Я бы на вашем месте как минимум бы завершал полностью функциональные блоки- особенно это касается питания и PMIC- далее раскидывал бы на плате и уже потом, в самую последнюю очередь занимался выравниванием. Т.е. когда ясно видно что все встает, ничего не надо двигать и в пределах зоны выравнивания нет никаких сюрпризов

Слоёв всего 6ть.

У вас ддр3 раскидан на 4 слоях, стало быть под плейны выходит 2, из которых как минимум один будет кусками. Сильно сомневаюсь что нормально положите без опор хайспиды :laughing: Наиболее вероятно что вы не используете потенциал камня.

Выложите хоть кто-нибудь свою трассировку с парой DDR ....хоть флайбай, хоть Т-схему.

Это ваш первый дизайн с ддр3? Если речь о разреженных матрицах и более чем одной планке памяти то обратите внимание на Minnowboard- но тут правильнее было бы спросить, что у вас вызывает проблемы/непонимание/сомнения в смысле указанных топологий?

 

 

Share this post


Link to post
Share on other sites
Насколько я могу понять наблюдается следующее:

флайбая(не вижу терминаторов+ зачем то скачете из слоя в слой ), ни т- бранча(точно не он) :biggrin: Ну и есть немало вопросов по отдельным участкам, например

 

Реализован именно флайбай. О каких терминаторах идет речь? На сколько я знаю для DDR3 не нужны они. Или я глубоко ошибаюсь? Ткните тогда в документ.

 

Share this post


Link to post
Share on other sites
Реализован именно флайбай. О каких терминаторах идет речь? На сколько я знаю для DDR3 не нужны они. Или я глубоко ошибаюсь? Ткните тогда в документ.

Для флайбая глубоко ошибаетесь :laughing: Гуглите минимум по кейворду ddr3 flyby- количество документов запредельно. Туда же routing guidelines.

Share this post


Link to post
Share on other sites
- если ничего не путаю, есть байтлейны которые не удалось в одном слое положить

- вы делаете типовые ошибки в плане захвата места используя нарост меандров в 2 стороны, т.е. неиспользованные пустые острова вам же потом и мешают все поставить как надо

- сильно напрасно взялись за выравнивание и вообще за ддр3 когда на плате почти и нет ничего толком.

 

- да так и есть. Да клок прыгает из слоя в слой. Был вариант без этого прыгания, но там приходилось другие трассы тянуть в разных слоях и тесно очень под памятью было. В общем остановился на варианте который и видите.

-с меантром да согласен, но не уверен что большого выигрыша получу.

- ддр3 первый раз трассирую, поэтому в первую очередь взялся именно за неё. С замечанием конечно согласен.

 

Для флайбая глубоко ошибаетесь :laughing: Гуглите минимум по кейворду ddr3 flyby- количество документов запредельно. Туда же routing guidelines.

Читал вот этот документ от микрона TN4108. Там написано следующее

The VTT supply is still required on the motherboard. However, the external parallel

termination resistors required for DDR2 are not required for DDR3 JEDEC-compliant

modules; the VTT terminating resistors are built onto the module.

т.е. терминация осуществлена внутри ддр3. Или нет? Запутался я чтото.

Share this post


Link to post
Share on other sites
- да так и есть. Да клок прыгает из слоя в слой. Был вариант без этого прыгания, но там приходилось другие трассы тянуть в разных слоях и тесно

Не только- у вас заметные стабы на каждой микросхеме памяти.

-с меантром да согласен, но не уверен что большого выигрыша получу.

Получите очень заметный выигрыш если хотя бы раза в 2 сократите "необитаемые острова".

- ддр3 первый раз трассирую, поэтому в первую очередь взялся именно за неё. С замечанием конечно согласен.

Не повторяйте распространенную ошибку- распланируйте плату, причем так чтобы вам четко было видно что где встало и куда и идет, сделайте все фанауты, и потом беритесь за ддр3. Как минимум после указанных действий у вас будет "реальная" площадь доступная для разводки, а само выравнивание делайте когда чисто физически минимум все ближайшие сигналы проложены.

 

И все же- что за проц, шаг выводов и скорость памяти? Если чего-то опасаетесь можете в лс написать.

Читал вот этот документ от микрона TN4108. Там написано следующее

Путаете модуль с микросхемой памяти :laughing:

 

ПС. Больно странные футпринты банок возле памяти- уж не 0603 случаем?

Share this post


Link to post
Share on other sites

К вопросу ДДР3, мы у себя на платах на работе в последнее время ставим терминацию в боттом, под последним чипом резисторными сборками 4x0402.

например на картинке 4 чипа 16 бит каждый, красные пятаки это топ, зеление - боттом. Байтгруппа соответственно в слоях идет не скакая со слоя на слой, т.е. байт 0 со своим клоком и маской как вышли например в слой int2 так в нем до памяти и идут. и т.д. по остальным байтгруппам. а потом уже, так сказать на оставшемся месте идут адреса с управлением. опять же основное правило простое - количество переходных отверстий к каждого бита (адрес или сигнал управления или данные) во всей группе должно быть одинаковым. Т.е. поясню, если например сигнал CAS вышел из проца на 6 слое, то он так в нем и идет, пока не упрется в первый чип памяти, т.е. что бы сигнал "вертикально" не "скакал" из слоя в слой, т.е. 1 виас - ВЫШЕЛ, 1 виас - ВОШЕЛ в память. это конечно не жесткое требование, но соблюдая его ровнять проще.

фишка флайбая еще и в том, что если чипы памяти расположены с неким одинаковым шагом друг относительно друга, и если фанауты в чипах сделаны одинаково - то физические расстояния от чипа к чипу практически одинаковые (плюс/минус на переходных отверстиях) следовательно выравнивания (серпантина) между чипами практически нет. (оно конечно же есть, но ровно на столько, что бы нивелировать "толщину" платы (слои то на разном уровне)).

выравнивание от последнего чипа до терминаторов мы не делаем. может оно и надо, но мы не делаем.

на картинке память от микрон, стабильно на 45 градусах окр.среды работает с времянками ддр3-1866

post-91936-1509564320_thumb.jpg

post-91936-1509565606_thumb.jpg

 

Ну а по поводу кварца, вы, конечно же стремитесь поставить его максимально близко к процу, и это наверно правильно, но не забывайте еще и о том, что процу, или что там у вас, может потребоваться радиатор =) а радиатору, в свою очередь, пространство вокруг чипа, миллиметров 3-5 как минимум, что бы тупо зацепиться за чип (если это радиатор с фиксатором типа клип-он), так что, далеко не факт, что вы таки сможете поставить компоненты вплотную к процу и у вас все равно будет минимум миллиметров 5 длины от кварца да пинов проца. В целом, 24МГц работать будут, единственно, весь пассев перриториально расположить максимально близко к процу, а сам кварец как бы в стороне. Плюс возможно придется чутка подобрать емкость нагрузочную.

 

ЗЫ, на мой взгляд, я бы свапанул местами блок питания и еммц (ну или нанд), чипы памяти сделал бы миллиметра 3 друг от друга и сдвинул бы их правее, тогда данные завелись бы примерно так же, а адреса от праца к левому чипу, а от него к правому почти без выравнивания. плис было бы место под источник питания, если его поставить вместо еммц. кстати а чего еммц старую ставите? всмысле наверно что то типа еммц4.х? или проц другую не держит?

Edited by yuri.job

Share this post


Link to post
Share on other sites
К вопросу ДДР3, мы у себя на платах на работе в последнее время ставим терминацию в боттом, под последним чипом резисторными сборками 4x0402.

В этом нет ничего такого- где удобнее вывести сигнал(качественно) и ставить, там терминаторы и кладут.

Байтгруппа соответственно в слоях идет не скакая со слоя на слой, т.е. байт 0 со своим клоком и маской как вышли например в слой int2 так в нем до памяти и идут. и т.д. по остальным байтгруппам.

И это совершенно правильный подход :laughing:

фишка флайбая еще и в том, что если чипы памяти расположены с неким одинаковым шагом друг относительно друга, и если фанауты в чипах сделаны одинаково - то физические расстояния от чипа к чипу практически одинаковые (плюс/минус на переходных отверстиях) следовательно выравнивания (серпантина) между чипами практически нет. (оно конечно же есть, но ровно на столько, что бы нивелировать "толщину" платы (слои то на разном уровне)).

Говоря в общем, выравнивание матчгруппы расположенной на разных слоях нужно делать по таймингам а не по длинам, по факту конечно надо смотреть разводку и актуальные скорости.

выравнивание от последнего чипа до терминаторов мы не делаем. может оно и надо, но мы не делаем.

В этом нет нужды.

Ну а по поводу кварца, вы, конечно же стремитесь поставить его максимально близко к процу, и это наверно правильно, но не забывайте еще и о том, что процу, или что там у вас, может потребоваться радиатор =)

Учитывая то что по словам ТС всь этот участок с процем накрывается экраном то навряд ли :biggrin: .

 

ПС. Я не узнаю сапр с ваших скриншотов- это пикад чтоли? Или такая цветовая схема из аллегро? И не подскажете какой футпринт 0402 используется, т.е. размеры падов и расстояние между ними?

Share this post


Link to post
Share on other sites
ПС. Я не узнаю сапр с ваших скриншотов- это пикад чтоли? Или такая цветовая схема из аллегро? И не подскажете какой футпринт 0402 используется, т.е. размеры падов и расстояние между ними?

 

аллегра 16,6 с какими то либо дефолтовыми цветами. на этой плате фут 0402 = 0,5мм-0,5мм-0,5мм и в ширину тоже 0,5.

Share this post


Link to post
Share on other sites
на этой плате фут 0402 = 0,5мм-0,5мм-0,5мм и в ширину тоже 0,5.

Ну да, чутье не обманывает :biggrin:

image.png

Слева по IPC, справа ваш- модель сделана по номинальным размерам. Т.е. с одной стороны и места больше занимает чем надо, с другой стороны пады слишком малые и далеко разнесены.

 

 

 

Share this post


Link to post
Share on other sites
Не только- у вас заметные стабы на каждой микросхеме памяти.

стабы это что такое?

Получите очень заметный выигрыш если хотя бы раза в 2 сократите "необитаемые острова".

Не повторяйте распространенную ошибку- распланируйте плату, причем так чтобы вам четко было видно что где встало и куда и идет, сделайте все фанауты, и потом беритесь за ддр3. Как минимум после указанных действий у вас будет "реальная" площадь доступная для разводки, а само выравнивание делайте когда чисто физически минимум все ближайшие сигналы проложены.

Спасобо за советы.

И все же- что за проц, шаг выводов и скорость памяти? Если чего-то опасаетесь можете в лс написать.

шаг у проца 0.65, память 1600 LP.

Путаете модуль с микросхемой памяти :laughing:

Да. спасибо. Но есть ещё (документ TN-46-14) вот что

(Some system designs can operate without requiring V TT . The approximate system

boundaries enabling V TT exclusion are:

• Two or fewer DDR components in the system

• Moderate current draw

• Trace length <2in (5cm)

• SI and drive strengths within data sheet limits (determined through simulation))

ПС. Больно странные футпринты банок возле памяти- уж не 0603 случаем?

0402 там, но может корявые конечно, давно были сделаны, так и использую))

 

 

К вопросу ДДР3....

А не могли бы вы выложить послойные скрины ?

 

ЗЫ, на мой взгляд, я бы свапанул местами блок питания и еммц (ну или нанд), чипы памяти сделал бы миллиметра 3 друг от друга и сдвинул бы их правее, тогда данные завелись бы примерно так же, а адреса от праца к левому чипу, а от него к правому почти без выравнивания. плис было бы место под источник питания, если его поставить вместо еммц. кстати а чего еммц старую ставите? всмысле наверно что то типа еммц4.х? или проц другую не держит?

Спассибо за совет. Тоже об этом думал (сдвиг одной памяти вверх) - может и пеерделаю позже.

еммц - 5 используем.

 

У вас ддр3 раскидан на 4 слоях, стало быть под плейны выходит 2, из которых как минимум один будет кусками. Сильно сомневаюсь что нормально положите без опор хайспиды :laughing: Наиболее вероятно что вы не используете потенциал камня.

Не сомневайтесь :rolleyes: . Потенциал камня планируем использовать почти весь.

Share this post


Link to post
Share on other sites
стабы это что такое?

Гуглите по кейворду PCB stub- если не знаете, то за ддр3 рано беретесь.

шаг у проца 0.65, память 1600 LP.

С такими вводными придется хорошо постараться.

Но есть ещё (документ TN-46-14)

Не проходите под требования :laughing: Придется ставить терминаторы.

0402 там, но может корявые конечно, давно были сделаны, так и использую)

Ближе к вечеру по МСК скину небольшую либу с этими и другими футпринтами: чисто шутки ради- сможете сравнить.

Потенциал камня планируем использовать почти весь.

Имелось в виду сочетание разреженной матрицы и оптимизированного пианута- и здесь пока точно не используете даже на половину :biggrin:

Share this post


Link to post
Share on other sites
Ну да, чутье не обманывает :biggrin:

Слева по IPC, справа ваш- модель сделана по номинальным размерам. Т.е. с одной стороны и места больше занимает чем надо, с другой стороны пады слишком малые и далеко разнесены.

 

IPC это хорошо и правильно, но то, как настроена сборочная линия - это важнее. у нас такой фут родился именно исходя из того, как лучше получалось собирать да и водить кое где проще.

 

А не могли бы вы выложить послойные скрины ?

 

post-91936-1509606532_thumb.jpgpost-91936-1509606656_thumb.jpgpost-91936-1509606716_thumb.jpgpost-91936-1509606845_thumb.jpg

Edited by yuri.job

Share this post


Link to post
Share on other sites
IPC это хорошо и правильно, но то, как настроена сборочная линия - это важнее. у нас такой фут родился именно исходя из того, как лучше получалось собирать да и водить кое где проще.

Никак ваш футпринт не может лучше собираться чем по IPC :biggrin: Гораздо более вероятно то что обычно бывает в таких случаях- его предшественники были заметно хуже.

Share this post


Link to post
Share on other sites
Никак ваш футпринт не может лучше собираться чем по IPC :biggrin: Гораздо более вероятно то что обычно бывает в таких случаях- его предшественники были заметно хуже.

Ну, в халтурах у меня 05х04х05 с радиусом в углах что-то типа 0,15мм - это близко к IPC. ну а на работе как есть. главное, что собирается.

Share this post


Link to post
Share on other sites

Create an account or sign in to comment

You need to be a member in order to leave a comment

Create an account

Sign up for a new account in our community. It's easy!

Register a new account

Sign in

Already have an account? Sign in here.

Sign In Now
Sign in to follow this