Перейти к содержанию

Вопросы про PCI

Доброго времени суток, имеется вопрос. У PCI есть ограничения на длину трассы клоковой и сигналов. Вопрос, как ведется отсчет длины трассы?
От верхней кромки коннектора?

У меня стоят буферы(QS3861 подобные) между коннектором и ПЛИС. Длина PCI на сигналы имеется в виду до от коннектора до ПЛИС или от коннектора до буфера?

2. Ограничения на количество слоев ПП есть? Очень часто вижу упоминания в 4 слоя, это связано с удобствами разводки или есть ограничения?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
https://electronix.ru/forum/index.php?showt...=139572&hl=
Посмотрите, там фото и пояснения, может чем и поможет...
По памяти должно быть менее 2,5 дюйма от края разъема.
Четыре слоя - это оптимальный минимум. Под PCI-сигналами сразу слой земли, как на скринах в прикрепленном PCI.rar.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Про длину понятно, это уточнял в спец. все понятно.
А длина трассы общая учитывается КОННЕКТОР->БУФЕР->ПЛИС и она 2.5? С адресными так же?
Или все ограничения до первой микросхемы?(буфера)?
Я пока пытаюсь подогнать под то, чтобы вся трасса ( КОННЕКТОР->БУФЕР->ПЛИС ) попадала под ограничения..

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Цитата(go2winner @ Aug 18 2017, 15:13) <{POST_SNAPBACK}>
А длина трассы общая учитывается КОННЕКТОР->БУФЕР->ПЛИС и она 2.5? С адресными так же?
Или все ограничения до первой микросхемы?(буфера)?

На моей плате самая протяженная PCI-цепь равна 27+7+20 = 54 мм (на скрине 1.jpg она самая крайняя слева). Как бы уложился в 2.5 дюйма, и еще осталось. То есть 27 мм от ПЛИС к буферу, 7 мм в самом буфере (возьмем и его в расчет), и 20 мм от буфера к PCI-ламельке. Я проектировал в Альтиуме, там все длины цепей измеряются. Эта самая длинная цепь - есть цепь запроса на прерывание, а все остальные получаются короче ее. Таких плат выпущено около 20 шт, и все работают с 2012 года без нареканий.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
А почему в стандарте установлены ограничения на длину цепей? Если использовать буфер типа
QS3861, который имеет задержку до 250 пс, то это примерно увеличить длину связи на 7,5см.
И всё работает. Так нужно ли следовать этому требованию?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Цитата(veldi56 @ Aug 25 2017, 08:34) <{POST_SNAPBACK}>
А почему в стандарте установлены ограничения на длину цепей?

Чтобы тактовый сигнал PCI_CLK, который защелкивает данные на шине, приходил заведомо позже, когда линии данных (которые короче по длине) уже "устаканились".
На PCI_CLK в стандарте тоже есть вполне конкретные требования по длине, при соблюдении которых он окажется длиннее остальных линий.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Для этого в стандарте есть требования по установке сигналов относительно
CLK. А один дюйм даст задержку всего несколько пикосекунд.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Цитата(veldi56 @ Aug 29 2017, 15:11) <{POST_SNAPBACK}>
А один дюйм даст задержку всего несколько пикосекунд.


Так-то
Цитата
propogation speed on outer layer ( microstrip) as 136 ps per inch and that in the inner layer( stripline) as 170 ps per inch

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Спасибо. Учел. Скоро платы приедут начну тогда пробовать работать с pci

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты
Вопрос для общего развития, а какая в наше время надобность в QS3861? Вроде как сейчас пятивольтовый PCI не встречается?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Для публикации сообщений создайте учётную запись или авторизуйтесь

Вы должны быть пользователем, чтобы оставить комментарий

Создать учетную запись

Зарегистрируйте новую учётную запись в нашем сообществе. Это очень просто!

Регистрация нового пользователя

Войти

Уже есть аккаунт? Войти в систему.

Войти
Авторизация