Перейти к содержанию

    

Устройство приема и декодирования IrDA

Всем привет!

 

Сейчас проектирую приемник и декодер для IrDA. По ТЗ выходной сигнал должен быть с ТТЛ уровнями.

 

Нужно схемотехнически отрезать старт и стоп бит после триггера Шмитта.

 

Пока есть такая схема, но не получается её смоделировать. (Проблема с использованием ФАПЧ).

Ir_DA.png

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Для публикации сообщений создайте учётную запись или авторизуйтесь

Вы должны быть пользователем, чтобы оставить комментарий

Создать учетную запись

Зарегистрируйте новую учётную запись в нашем сообществе. Это очень просто!

Регистрация нового пользователя

Войти

Уже есть аккаунт? Войти в систему.

Войти
Авторизация