[Stanislav_S 0]

в Top листе должны быть оформлены ссылки Sheet Symbol на все другие листы, корме тех, что уже имеют Sheet Symbol

примеры должны быть тут, но не уверен.

Обращайтесь , и такие примеры, если их там нет, будут созданы, с возможностью подключить их через Vault

Ясно, буду разбираться. Еще вопрос - достаточно ли на TOP листе разместить ссылки на другие листы (как указано выше) без связей между ними? Просто ссылки?

 

[Uladzimir 60]

Достаточно, если все Global

Если Hiercial -- надо связи передовать

[Stanislav_S 0]

Достаточно, если все Global

Если Hiercial -- надо связи передовать

Ясно - цепи все через порты сделаны по идее должно получиться, буду пробовать.

[Stanislav_S 0]

Ясно - цепи все через порты сделаны по идее должно получиться, буду пробовать.

В продолжение темы - решил создать пока тестовый проект - чтобы посмотреть и попробовать разные подходы, поскольку в основном проекте куча ошибок при компиляции, то решил потренироваться на простом. Вопрос возник сразу :) Создал 6 одинаковых каналов - передал в плату, через копи рум форматс удается работать только с четырьмя каналами, остальные два он игнорирует, вопрос это где-то настраивается или исходить из того что 4 канала - это максимальная величина?

 

[Uladzimir 60]

да должен со всеми, если он действительно одинаков.

на схеме смотрите при компиляции должно появится 6 подсхем

Project/View canal - Должны видеть свои 6 каналов

На PCB сморите при копировании формата внизу флаг Apply To Specified Chanel

 

 

 

 

[Stanislav_S 0]

да должен со всеми, если он действительно одинаков.

на схеме смотрите при компиляции должно появится 6 подсхем

Project/View canal - Должны видеть свои 6 каналов

На PCB сморите при копировании формата внизу флаг Apply To Specified Chanel

Да все именно так - в проекте 6 одинаковых каналов, но копирование (флаг стоит) только для первых 4-х. Для остальных двух надо проводить свою процедуру копирования. Проделал еще эксперимент - 9 каналов. 4 первых копируются через список, 5 - 9 каналы копируются по одному, но в списке общих каналов при копировании их почему-то нет. Это так и должно быть, что за четыре "магических" канала?

[Uladzimir 60]

надо смотреть проект. Где то на бедакурили

 

[Stanislav_S 0]

надо смотреть проект. Где то на бедакурили

Ясно, продолжу эксперименты, если что выложу проект, может я что-то упускаю, то что всем известно :)

[Zlumd 0]

Я собираюсь делать бутерброд из двух плат.

Одна плата будет над другой, и соединены они с помощью штыревых линеек с шагом 2.54мм.

Можно ли это делать в рамках одного проекта? Чтобы прямо Альтиуме смотреть 3D соединение этих плат?

Если можно, то как? Куда примерно рыть?

Или проще их делать, как отдельные проекты? Потом в уме или в солидворксе соединять?

[V_G 8]

Или проще их делать, как отдельные проекты? Потом в уме или в солидворксе соединять?

Лучше как отдельные проекты. Сделали одну платку, экспортировали в step, в проекте второй платки импортировали этот степ и размещайте-соединяйте в 3D как душе угодно. Чтобы понять, попадут ли разъемы друг в друга, я эти разъемы делаю полупрозрачными

[Zlumd 0]

Я делаю плату без шелкографии. Соответственно, проверка шелкографии мне не нужна.

Я удаляю правила для шелкографии:

Но после проверки Tools->Design Rule Check->Run Design Rule Check эти правила добавляются снова и вываливается куча ошибок, связанных с шелкографией.

Как отключить проверку шелкографии?

[DSIoffe 2]

Я делаю плату без шелкографии. Соответственно, проверка шелкографии мне не нужна.

Я удаляю правила для шелкографии:

Но после проверки Tools->Design Rule Check->Run Design Rule Check эти правила добавляются снова и вываливается куча ошибок, связанных с шелкографией.

Как отключить проверку шелкографии?

Я просто нулевые зазоры для шелкографии поставил. А само правило не удалял. Помогло.

[Uladzimir 60]

Run Design Rule Check

Снимите там флаги у тех, где не хотите проверять

[Parad12e 0]

Я делаю плату без шелкографии. Соответственно, проверка шелкографии мне не нужна.

Я удаляю правила для шелкографии:

Но после проверки Tools->Design Rule Check->Run Design Rule Check эти правила добавляются снова и вываливается куча ошибок, связанных с шелкографией.

Как отключить проверку шелкографии?

 

Tools->Design Rule Check->Manufacturing

и там снять галки со всего что касается Silk. Т.О отключается именно проверка. А сами правила удалять нет смысла.

[Zlumd 0]

Tools->Design Rule Check->Manufacturing

и там снять галки со всего что касается Silk. Т.О отключается именно проверка. А сами правила удалять нет смысла.

Я снял галки

Но альтиум все равно проверяет шелкографию при проверке контура платы и выдает ошибки