Jump to content

    
Sign in to follow this  
fill

Вышел VX2.1

Recommended Posts

Можете сориентировать по нынешним ценам лицензий на VX?

 

Сборка PADS Pro ( тыц ) начинается с 19т.$. Без учета возможной скидки.

Более подробно напишите

lokhov@megratec.ru

Лохов Андрей Львович

Для составления конкретного предложения нужны более подробные данные сколько человек одновременно работают со схемой, с топологией, доп. опции и т.д.

Share this post


Link to post
Share on other sites

Столкнулся со следующей проблемой.

 

Развернут сервер xDM.

В Sandbox импортирую Part, исправляю cell, symbol, проверяю привязку и т.д.

Загружаю на сервер - Add Hierarchy to xDM Server.

Создаю Component, добавляю в Production Library.

Создаю Cache Library, которую использую в новом проекте.

Через xDM Library Client добавляю компонент на схему.

Упаковка проходит без ошибок.

После этого перехожу в Layout и делаю Forward Annotation

 

До сих пор все стандартно, но затем ForwardAnnotation.txt такая ошибка:

      PDB Warning:  Missing cell or cell pin data.
      Top Cell with cell name DB_RA_M-15 will not be used for Part
      Number DSUB15M.  When cell problems have been fixed, please
      run DataBase Load if you wish to make use of this cell.

     WARNING:  Cell DB_RA_M-15 could not be found in the CellDB for
      Part Number DSUB15M.

Соответственно, детали нет компонентах.

 

Причина такого поведения находится через Setup->Library->Library Services... в xPCD Layout. Деталь (Part) добавлена в библиотеку проекта (PartDB), а Cell - нет. Если добавить Cell вручную в CellDB проекта, то все работает даже после удаления локальной библиотеки проекта (../Integration/Layout/ ).

Заметил что при первичном Forward Annotation в ../Integration/Layout/ файл CellDB.cel имеет время создания на месяц раньше текущего, после исправления - нормальное.

 

Этих проблем не возникает если создавать Part с нуля в Sandbox'е.

 

В Release Notes'ах такая проблема не описана.

Поскольку каждый раз вручную добавлять Cell'ы очень неудобно, возможно есть какое-то решение?

Share this post


Link to post
Share on other sites

Компоненты (PDB) и прописанные в них ячейки (Cell) попадают автоматом в локальную библиотеку платы при выполнении прямой аннотации. Загружаются они из ЦБ подключенной к проекту при выборе соответствующей опции в Project Integration.

Поэтому мне не понятно каким образом у вас может не загрузится ячейка если она прописана в PDB и содержится в этой ЦБ.

Т.е. единственный возможный вариант, что в ЦБ есть PDB но нет такой Cell, но тогда откуда вы загружаете Cell вручную?

Еще вариант, если раздел ячейки не прописан в путях поиска в ЦБ, но тогда все ячейки этого раздела не видны для аннотации.

 

Самый простой вариант: выложите вашу проблемную ЦБ и я проверю что в ней не в порядке.

Share this post


Link to post
Share on other sites

В этом и проблема, в Cache-библиотеке, подключенной к проекту, есть эти селлы, есть Part'ы с привязкой, но при прямой аннотации они не подгружаются в CellDB проекта.

Т.е. если посмотреть подключенную библиотеку через Library Tools - cell'ы есть, если посмотреть в DXDesigner'е - cell'ы есть, но при прямой аннотации - ошибка.

Опять же все работает если создавать part c нуля в sandbox'е.

Что за баг такой, вопрос видимо разработчикам.

 

UPD: Прикладываю библиотеку, проблемные детали: Generic - Connectors -> DSUB9M и DSUB15M

 

UPD2:

Еще вариант, если раздел ячейки не прописан в путях поиска в ЦБ, но тогда все ячейки этого раздела не видны для аннотации.

Так и есть - именно проблемный раздел не отмечен в search order'e. Тогда вопрос такой - поскольку библотека создается cache manager'ом автоматически, почему раздел не выбран?

 

----------

 

UPD3:Проблема решилась, нужно в Sandbox'е проверять и отмечать Partition Search Paths, они передаются в серверную библиотеку и затем в Cache.

Большое спасибо, fill.

LIB_CACHE_VX2_1.rar

Share this post


Link to post
Share on other sites

Вот решил вместо сторонних симуляторов попробовать и встроенный Hyperlynx Analog. Схему не хочется перерисовывать, в связи с этим вопрос. Нужно ли добавлять свойства в свои символы резисторов и конденсаторов в редакторе символов или через DxDatabook или через model simulation properties это автоматом должно проиcходить? По документации вроде автоматом, но у меня spice netlist кривой какой-то выходит. И если в spice модели от производителя несколько вложенных макромоделей, где прописать путь по умолчанию , у меня что-то не находит их?

Share this post


Link to post
Share on other sites
Вот решил вместо сторонних симуляторов попробовать и встроенный Hyperlynx Analog. Схему не хочется перерисовывать, в связи с этим вопрос. Нужно ли добавлять свойства в свои символы резисторов и конденсаторов в редакторе символов или через DxDatabook или через model simulation properties это автоматом должно проиcходить? По документации вроде автоматом, но у меня spice netlist кривой какой-то выходит. И если в spice модели от производителя несколько вложенных макромоделей, где прописать путь по умолчанию , у меня что-то не находит их?

 

Есть небольшой тренинг по HyperLynx Analog

А также видео процесса моделирования усилителя в котором можно увидеть базовые настройки схемы\моделей и анализ результатов.

Share this post


Link to post
Share on other sites
Есть небольшой тренинг по HyperLynx Analog

А также видео процесса моделирования усилителя в котором можно увидеть базовые настройки схемы\моделей и анализ результатов.

Спасибо.

 

У меня что-то dxdatabook стал зацикливаться, стоит в поиск вместо 8.2 ввести 8ю2 (регистр не переключен), как диалог с ошибкой вылезает и его закрыть нельзя.

 

Хорошо бы сделали ещё такое удобство - выделил подсхему, например, LDO с обвеской, нажал group, как во всех редакторах рисовальных есть, и можно сразу группу перемещать и выделять за раз, а заодно бы такая группа и в Layout автоматом перешла, чтобы размещать удобно было и перетаскивать (группы в layout есть, но это уже потом надо делать, а не заранее).

Share this post


Link to post
Share on other sites
Хорошо бы сделали ещё такое удобство - выделил подсхему, например, LDO с обвеской, нажал group, как во всех редакторах рисовальных есть, и можно сразу группу перемещать и выделять за раз, а заодно бы такая группа и в Layout автоматом перешла, чтобы размещать удобно было и перетаскивать (группы в layout есть, но это уже потом надо делать, а не заранее).

 

Share this post


Link to post
Share on other sites

У меня почему-то propagate pin names to nets не активно всегда (:

 

Как отключить автоматическое появление net name на цепи, когда её к символу земли или питания подключаешь?

Share this post


Link to post
Share on other sites
xDM умеет открывать библиотеки DC Library Manager ?

 

При попытке открыть пишет cannot open this library in this flow mode

При создании новой библиотеки существуют три опции, - xDX Designer/xPCB Layout, Design Capture/ xPCB/Layout и xPCB - only. Для того, чтобы ваша библиотека смогла прочесть DC Library Manager у вас 1. должен быть установлен Design Capture, 2. Центральная библиотека должна быть создана в Flow type Design Capture/xPCB layout.

post-26306-1488696943_thumb.jpg

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this