Jump to content

    
Sign in to follow this  
FLTI

Как на вход PLL в Квартусе подавать клок с тактовой частотой менее 5 МГц ?

Recommended Posts

Здравствуйте!

Подскажите пожалуйста, как обойти ограничение, не позволяющее на вход PLL в Квартусе подавать клок с тактовой частотой меньше 5 МГц?

Мне надо подать на вход PLL 3МГц.

Как быть?

Квартус 13.1.

ПЛИС Cyclone IV GX.

Это ограничение ПЛИС или Квартуса?

Share this post


Link to post
Share on other sites
Это ограничение PLL.

Можно поставить, например, внешний удвоитель частоты.

А если внутри самой ПЛИС сделать удвоитель частоты как раньше делали на дискретной логике ( микросхемы ЛП5 ) - сделать задержку одного клока на четверть периода, а затем оба клока подать на Исключающее ИЛИ.

Делают ли так в ПЛИС или это дурной тон?

Если делают, то как задать в Cyclone IV GX нужную задержку?

Share this post


Link to post
Share on other sites

Вряд ли такую задержку можно задать.

И так не делают, поскольку всё поплывёт при изменении температуры и т.п. ПЛИС - для цифровых схем, а не аналоговых.

 

Для генерации тактовых сигналов в ПЛИС есть PLL и регистры, счётчики.

Share this post


Link to post
Share on other sites

А если попытаться выделить из прямоугольника 3 гармонику? Снаружи, естественно, а не внутри ПЛИС. Правильно, конечно, найти нужный генератор. Неужели на плате ничего нет?

Share this post


Link to post
Share on other sites

>Нет, снаружи ничего нельзя сделать.

 

Как правило, на практике это означает, что сделать можно все, просто нужно убедить какого-то упертого хрыча, что по-другому никак.

Share this post


Link to post
Share on other sites

Ну если снаружи нельзя, возьмите и подайте 3Мгц, квартусу скажите что 5-ть. Пересчитывайте выходные частоты PLL сами.

На EP3C10F256C8 я, в макете подавал 4,5 мегагерца, для проверки устойчивости подавал и 3 мегагерца - работало, проверено на трёх платах.

Share this post


Link to post
Share on other sites
Ну если снаружи нельзя, возьмите и подайте 3Мгц, квартусу скажите что 5-ть. Пересчитывайте выходные частоты PLL сами.

На EP3C10F256C8 я, в макете подавал 4,5 мегагерца, для проверки устойчивости подавал и 3 мегагерца - работало, проверено на трёх платах.

Во всех комбинациях питающего напряжения, температуры и версии кремния? Расскажете Ваши сказки Вашей бабушке...

Share this post


Link to post
Share on other sites

Допустим, ФАПЧ не захватит частоту, но генерить-то будет? Пусть частота будет нестабильной. Может, кому-то и так сойдет.

Share this post


Link to post
Share on other sites
Допустим, ФАПЧ не захватит частоту, но генерить-то будет?

Не факт. Как-то на Ксилинксе подал на вход ПЛЛ сигнал искаженной формы (с середины длинной линии, с провалом посредине). Так вот, ПЛЛ не генерировал вообще.

Там же сигналом Захват принято ресетить периферию. То есть пока не захватило ПЛЛ, всё в ресете. Во избежание.

 

Share this post


Link to post
Share on other sites

Пока PLL не выдала сигнал locked на её выходе возможна не просто нестабильная частота, но и глитчи, более короткие периоды, чем рассчитано и т.п.

Share this post


Link to post
Share on other sites

Понятно, если locked подать на сброс, работать не будет. Сам завожу locked на сброс, правда, мало куда этот сброс кидаю, не вижу необходимости. Насчет свободной генерации без захвата, думаю, должна. Проверить топикстартер может. И нам скажет. :rolleyes:

Иначе, зачем эта locked нужна, если бы было "нет захвата - нет тактов".

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this