Jump to content

    
Sign in to follow this  
ed8888

несколько вопросов по PCB Designer

Recommended Posts

Вопросы снова к знатокам...

 

1. Как быстро удалять проложенные проводники? И полностью и частично…

2. Как корректировать текст шелкографии и номеров выводов?

3. Овальное отверстие сверловки задается – прекрасно… а овалы для «Termal Relief», для «Anti Pad» и шелкографии??

 

Спасибо!!

 

 

c 3-им вопросом разобрался...

Edited by ed8888

Share this post


Link to post
Share on other sites

1. Delete, а дальше в зависимости от выбранных элементов на панели Find - либо сегмента, либо CLine от точки до точки. Еще можно просто наехать мышей на объект типа сегмент, дальше ТАВ - подсветится сегмент/Cline/Net(если включены на панели Find), дальше клик, дальше CTRL+D.

 

2. Edit -> Text. Либо как выше - наезжаем мышей на нужный текст, ПКМ -> Edit text. Это если надо изменить надпись. Размеры шрифта редактируются через Edit->Change.

 

3. Не понял что именно нужно. Определения «Termal Relief» и «Anti Pad» в падстэк эдиторе нужны, по большому счету, только в случае применения падстэков на негативных плэйн-слоях, потому что там не работают обычные правила заданные в констрейнах Spacing. В случае использования позитивных шейпов на сигнальных и смешанных слоях они не нужны, так как подключение и зазоры для него задаются в тех самых Spacing и Same Net Spacing констрейнах.

Share this post


Link to post
Share on other sites
1. Delete, а дальше в зависимости от выбранных элементов на панели Find - либо сегмента, либо CLine от точки до точки. Еще можно просто наехать мышей на объект типа сегмент, дальше ТАВ - подсветится сегмент/Cline/Net(если включены на панели Find), дальше клик, дальше CTRL+D.

 

2. Edit -> Text. Либо как выше - наезжаем мышей на нужный текст, ПКМ -> Edit text. Это если надо изменить надпись. Размеры шрифта редактируются через Edit->Change.

 

3. Не понял что именно нужно. Определения «Termal Relief» и «Anti Pad» в падстэк эдиторе нужны, по большому счету, только в случае применения падстэков на негативных плэйн-слоях, потому что там не работают обычные правила заданные в констрейнах Spacing. В случае использования позитивных шейпов на сигнальных и смешанных слоях они не нужны, так как подключение и зазоры для него задаются в тех самых Spacing и Same Net Spacing констрейнах.

 

а негативные - это внутренние??

 

Share this post


Link to post
Share on other sites

Обычно внутренние, хотя теоретически не принципиально где именно. Важно то, что они негативные и работать с ними неудобно и от них рекомендуют отказаться. Тем более позитивные шейпы в аллегро просчитываются весьма шустро и обычно даже в режиме Smooth в работе не мешают.

Share this post


Link to post
Share on other sites
1. Как быстро удалять проложенные проводники? И полностью и частично…

добрый день.

как вариант можно свою клавишу настроить, записав в файл env.

---------

funckey d 'prepopup; pop dyn_option_select @:@Delete'

----------

потом мышью подсвечиваешь сегмент и нажимаешь клавишу d.

Share this post


Link to post
Share on other sites

По первому вопросу: устанавливаю SuperFilter (правая кнопка в свободном поле) либо на Connect Line (если надо удалять дорожку полностью), либо на Cline Seg (если надо удалять часть дорожки). и затем выделил - delete, выделил - delete и т.д.

причем, выделять можно как один проводник или сегмент, так и множество проводников или сегментов (проводя мышкой по области и удерживая при этом левую кнопку).

Edited by Peter_N

Share this post


Link to post
Share on other sites

Доброе время суток,

Наблюдаю странный глюк при размещении в ручную Place>Manually ... v.16.60 PCB Designer Standart на полигоне компонтов. Часть Room закрепляется , а часть некоторых компонентов устанавливается и корпуса их отображаются с принтами , но после подтверждения пропадают, словно их ветром сдуло. В чем моя ошибка? Nen List вроде бы настроил в соответствии с точными библиотеками и нумерацией, PCB 6 слоев.

Еще одна ерунда всплыла,

Date and Time : 07/03/16 18:14:13

 

--------------------------------------------------

Checking Schematic: SCHEMATIC1

--------------------------------------------------

Checking Electrical Rules

 

Checking For Single Node Nets

WARNING(ORCAP-1600): Net has fewer than two connections V-

SCHEMATIC1, PAGE1 (4.20, 2.20)

Checking For Unconnected Bus Nets

 

Вопрос снят, были допущены в схематике ошибки

 

 

Микросхема запитана без связи с землей и имеет отрицательный пин. Возможно я нарушил правило в сигнале?

Edited by Magnet

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this