OrCAD. Техническая поддержка.

[Uree 0]

О, даже так все грустно?

[EvilWrecker 0]

Может от энтого?

[Uree 0]

А, теперь с Мегратек будут бодаться?:) Так надо название менять, а то уж очень в мыслях к Оркаду(С) подводит...

[EvilWrecker 0]

А, теперь с Мегратек будут бодаться?:) Так надо название менять, а то уж очень в мыслях к Оркаду(С) подводит...

 

Будет теперь ПадсЛоджика, а не Оркада

 

[Magnet 0]

Доброе время суток.

По мере изучения раздела Capture, хочу упорядочить кашу в голове с такими запросами от работодателей как верификация Verilog, VHDL, FPGA.

К примеру задается вопрос - ты являешься спекманом Verilog и прочих языков описания аппаратуры?

Я в свою очередь интересуюсь о чем идет речь, схематика или интегральные программируемые чипы, если по ту сторону человек меня услышал, задаю вопрос о требованиях к среде верификации, тематике сигналов, присутствие алгоритмов которые я не буду проверять и т.п, так же спрашиваю исходный формат?

***

Теперь о птичках, в случае с CIS PSpice на этот вопрос невозможно дать прямой ответ, т.к. в одном случае проверка происходит на уровне схем, при этом и языковый скрипт обрабатывается на более высоком уровне? полученный автоматизированный текстовый лог не учитывает алгоритмы сложных сигналов (примитивная проверка ошибок синтаксиса написания схемы), абстрагированные форматы VHDL и FPGA в лучшем случае могут быть представлены в виде черных ящиков с описанием сигналов на входе и выходе, для чего, с целью верификации всей схемы требуется синтезировать эти сигналы средствами Allegro CIS design entry PSpice ...

***

Как технически грамотно ответить на поставленный вопрос, так, чтоб мы друг друга поняли, зачастую обратная сторона имеет дело с фрилансерами которые пишут и он должен быть уверен, что они не подсунули ему кота в мешке. Что в этом плане умеет Cadence инструмент?

[Uree 0]

Magnet, ну разберитесь Вы наконец с направлением развития. Здесь мы "разрабатываем ПП в САПР". Вот как Вы думаете - каким местом ПП относятся к "...Verilog, VHDL...среде верификации, тематике сигналов, присутствие алгоритмов...CIS PSpice(это вообще ЧТО???)" Ну просто каша какая-то, сколько ж можно...

[Magnet 0]

Magnet, ну разберитесь Вы наконец с направлением развития. Здесь мы "разрабатываем ПП в САПР". Вот как Вы думаете - каким местом ПП относятся к "...Verilog, VHDL...среде верификации, тематике сигналов, присутствие алгоритмов...CIS PSpice(это вообще ЧТО???)" Ну просто каша какая-то, сколько ж можно...

 

Каст назван OrCAD. Техническая поддержка.

Увы, в подавляющем большинстве случаев, инженер электронщик и разводчик платы - это две разные специальности. Собственно так оно может и должно быть, но выясняется что первый совершенно не понимает проблем второго. 90% схем рисуют схемы в OrCAD, тщательно соблюдая нумерацию дорожек микросхем. При этом считается вполне естественным опускать нумерацию выводов дискретных компонентов: диодов, полярных конденсаторов, транзисторов и т.д.

В результате космический грузовой корабль вместо направления в космос, при старте разворачивается на 180 и летит в землю.

Capture очень многообразен и является не просто рисовалкой, у меня к нему есть масса вопросов, но здесь почему то упорно от него отгораживаются.

Понял что их тут не жалуют, а жаль.

 

[vitan 0]

Каст назван OrCAD. Техническая поддержка.

 

В результате космический грузовой корабль вместо направления в космос, при старте разворачивается на 180 и летит в землю.

Capture очень многообразен и является не просто рисовалкой, у меня к нему есть масса вопросов, но здесь почему то упорно от него отгораживаются.

Понял что их тут не жалуют, а жаль.

Кто отгораживается? Кто кого не жалует?

И главный вопрос: Вам русский язык не родной?

Ну ничегошеньки же непонятно из всего набора слов!

После таких постов периодически возникает желание попроситься в модераторы...

[Magnet 0]

Никак не могу продвинуться в сторону отработки дальнейших навыков работы в PCB Edit, из за ерундовой причины - отсутствия готовых под нетлист схем на более продвинутый уровень. Простые схемы я строил и прошел до конца с трассировкой и получением гербера, так же исходного набора файлов в производство.

А дальше что, переносить схемы из случайных pdf ресурсов, это уйма времени, далее заниматься исправлением ошибок и т.д....?

Где мне взять готовые opj с компонентами к примеру AIC, чипами много разрядной памяти и т.п. для изучения продвинутого фанаута. В примерах которые идут с 16.60 их никогда не было, а если что то и есть примитивное, то с кучей незавершенных УГО (не правильно прописаны сигналы или непронумерованы пины, или вообще хлам с недостающими пинами).

Прям какая то борьба с ветряными мельницами :cranky:

Edited July 23, 2016 by Magnet

[Magnet 0]

Никак не могу продвинуться в сторону отработки дальнейших навыков работы в PCB Edit, из за ерундовой причины - отсутствия готовых под нетлист схем на более продвинутый уровень. Простые схемы я строил и прошел до конца с трассировкой и получением гербера, так же исходного набора файлов в производство.

А дальше что, переносить схемы из случайных pdf ресурсов, это уйма времени, далее заниматься исправлением ошибок и т.д....?

Где мне взять готовые opj с компонентами к примеру AIC, чипами много разрядной памяти и т.п. для изучения продвинутого фанаута. В примерах которые идут с 16.60 их никогда не было, а если что то и есть примитивное, то с кучей незавершенных УГО (не правильно прописаны сигналы или непронумерованы пины, или вообще хлам с недостающими пинами).

Прям какая то борьба с ветряными мельницами :cranky:

РЕШЕНИЕ НАЙДЕНО, ВОПРОС ЗАКРЫТ.

 

 

Попробовал функцию pcb autoroute, все предельно быстро и без ошибок, в дальнейшем мне пришлось заниматься редактированием дорожек, т.к. были нарушены принципы соблюдения правил волновых импедансов PCB.

Вопрос - существует ли возможность предварительного задания правил для pcb autoroute?

Где с этим можно подробно ознакомиться?

[Mikhail241 0]

Добрый день. Интересует вопрос применения системы контроля версии (например,Git) к проектам оркад (работаю со схематик). Создаю снимок состояния проекта в Git,и затем делаю в схеме изменения , а после делаю откат к снимку и возникает ошибка в схематик. Судя по сравнению рабочих папок до и после, изменения происходят там корректно. Т.е. есть некоторые файлы (видимо в Program Files), которые не учитываются в Git. Можно ли вообще использовать систему Git для таких задач? Если нет - есть ли какие-то альтернативы?

 

[Bear_ku 0]

Использую тот же Git. Ни каких проблем с возвратом к предыдущим коммитам нет.

[ZeratulSC007 0]

Добрый день.

Возникла необходимость переосвоить Cadence Virtuoso и Allegro со стороны работы в командной строке. Можно от опытных товарищей получить совет/ссылку на ресурс, в котором могу найти информацию по работе с командной строкой?

Нашел информацию по Skill, но CIW никак не реагирует на попытки запустить SkillIDE, что делать?

Edited September 5, 2017 by ZeratulSC007

[PCBtech 0]

Добрый день.

Возникла необходимость переосвоить Cadence Virtuoso и Allegro со стороны работы в командной строке. Можно от опытных товарищей получить совет/ссылку на ресурс, в котором могу найти информацию по работе с командной строкой?

Нашел информацию по Skill, но CIW никак не реагирует на попытки запустить SkillIDE, что делать?

 

Если вы хотите вводить команды в Allegro на языке skill, то введите сначала в командной строке skill - и вы перейдете в интерпретатор скилла.

На саппорте имеется несколько неплохих документов по языку. Также есть несколько PDF-документов на эту тему в папке инсталляции Allegro.

 

 

[ed8888 0]

добрый день.

разъясните какие расширения кушает СА в качестве 3D моделей компонентов... обратил внимание что не все файлы открывает (конкретно - от solidwoks)

спасибо