kovigor 5 3 сентября, 2015 Опубликовано 3 сентября, 2015 · Жалоба Добрый день ! Вот такой код: module music(clk, speaker); input clk; output speaker; // Binary counter, 16-bits wide reg [15:0] counter; always @(posedge clk) counter <= counter+1; // Use the most significant bit (MSB) of the counter to drive the speaker assign speaker = counter[15]; endmodule Строка: counter <= counter+1; порождает Warning: Warning: HDLCompiler: 413 - line xx: Result of 17-bit expression is truncated to fit in 16-bit target. С чем это может быть связано ? Версия ISE - 12.2 P.S. Разобрался. Надо было писать так: counter <= counter + 1'b1; Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Sobol' 0 4 сентября, 2015 Опубликовано 4 сентября, 2015 · Жалоба Так, на всякий случай. "1" имеет размерность 32 бита, "1'b1" - 1 бит. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться