[razob 0]

Добрый день!

Доводилось ли кому работать в упомянутом в названии темы софте?

 

В настоящее время пытаюсь организовать связку разработки корпуса микросхемы и материнской печатной платы, иначе говоря PKG-PCB дизайн.

 

Возникло непонимание в вопросе передачи интерфейса (распиновки) корпуса разрабатываемой микросхемы в проект печатной платы. У кого-нибудь есть опыт работы по маршруту IC-PKG-PCB c использованием SCM?

 

 

 

 

[vitan 2]

А конкретно в чем проблема?

[razob 0]

Я опишу действия, которые я совершаю:

1. Создаю новый проект в SCM, в котором предполагается разработка корпуса микросхемы. Собственно создаю logical design, синхронизирую с physical design в SiP Layout - всё работает, всё хорошо.

2. Создаю новый проект в SCM, в котором предполагается разработка PCB, содержащей микросхему из проекта в пункте 1. Добавляю стандартные компоненты, создаю logical design, синхронизирую с Allegro PCB Designer - тоже всё работает.

3. Далее, согласно User Guide, в проекте SCM для SiP выполняю команду Export Interface. Получаю XML файл.

4. В проекте SCM для PCB выполняю команду Import Interface и втягиваю XML файл из п.3.

После этого User Guide говорит, что можно синхронизироваться с brd и трассировать плату, обмениваясь ECO между проектами SCM для SiP и для PCB.

Однако, в действительности, после п.4 в перечне компонентов появляется компонент разрабатываемого корпуса SiP, у которого в Cell естественно нет никакого посадочного места, и его нельзя расположить на PCB - вот в этом проблема. Я не догоняю, как добавить в SCM проект по разработке PCB разрабатываемый в другом проекте корпус.

 

Идея в том, чтобы PCB конструктор в процессе работы формировал ECO по изменению распиновки корпуса, и эти запросы передавались в SCM проект SiP, чтобы уже SiP конструктор их отрабатывал в своём дизайне (или отклонял эти запросы).

[vitan 2]

После этого User Guide говорит, что можно синхронизироваться с brd и трассировать плату, обмениваясь ECO между проектами SCM для SiP и для PCB.

Однако, в действительности, после п.4 в перечне компонентов появляется компонент разрабатываемого корпуса SiP, у которого в Cell естественно нет никакого посадочного места, и его нельзя расположить на PCB - вот в этом проблема.

Раздел user guide подскажите, чтоб не шариться полдня.

[razob 0]

Прилагаю руководство пользователя.

Раздел Designing System-In-Package, собственно про совместную разработку PCB и SiP рассказывается со страницы 427.

scm_ug.pdf

[vitan 2]

3. Далее, согласно User Guide, в проекте SCM для SiP выполняю команду Export Interface. Получаю XML файл.

Погодите, в table 16-3 написано, что перед этим надо сделать export physical (п.6), что логично. Вы это делаете? Я так понимаю, что проблема в том, что ECO не к чему применять, т.к. еще не нарисовано посадочное место, правильно?

[razob 0]

Погодите, в table 16-3 написано, что перед этим надо сделать export physical (п.6), что логично. Вы это делаете? Я так понимаю, что проблема в том, что ECO не к чему применять, т.к. еще не нарисовано посадочное место, правильно?

Конечно. Physical проекты существуют - и для SiP и для PCB. И между logical и physical для каждого из проектов ECO отлично передаются.

Проблема в передаче "интерфейса sip" в логический дизайн проекта PCB: не получается выполнить "Exchanging Interface Data Between Projects", страница 440.

 

После выполнения этой процедуры SCM-проект для PCB выглядит так:

В cell для компонента A1 лежит sip2pack - это не посадочное место на печатной плате, это сам корпус, созданный в SCM-проекте для SiP:

 

[vitan 2]

Конечно. Physical проекты существуют - и для SiP и для PCB. И между logical и physical для каждого из проектов ECO отлично передаются.

Проблема в передаче "интерфейса sip" в логический дизайн проекта PCB: не получается выполнить "Exchanging Interface Data Between Projects", страница 440.

Да-да, я понял вопрос. Я пытаюсь предположить, почему это может не работать, и потому спрашиваю, есть ли уже готовое посадочное место?

После выполнения этой процедуры SCM-проект для PCB выглядит так:

Иными словами, до выполнения этой процедуры на печатной плате уже был нормальный компонент с рефдесом A1, или Вы его только пытаетесь создать путем импорта?

[razob 0]

Нет, перед импортом в проекте с платой ничего кроме резисторов нету. Может быть в этом и загвоздка... Но в настоящий момент я конечно, следуя руководству, просто импортирую интерфейс SiP и ожидаю увидеть уже pcb-компонент А1.

[vitan 2]

Нет, перед импортом в проекте с платой ничего кроме резисторов нету. Может быть в этом и загвоздка... Но в настоящий момент я конечно, следуя руководству, просто импортирую интерфейс SiP и ожидаю увидеть уже pcb-компонент А1.

Вот у меня сразу такое подозрение и возникло, т.к. Вы нигде впрямую не написали, что компонент на плату выставлен. Я так понимаю, что без футпринта он просто импортирует, что может, а в xml-файле недостаточно информации, чтобы создать полноценный футпринт (да она там и не нужна). А в руководстве они ведь написали в т.16-3 (п.6), что надо провести синхронизацию путем экспорта в обоих проектах, видимо, они недостаточно четко выразили свою мысль...

[Golom3402 0]

Недавно попался на глаза OrbitIO. По описанию очень похоже на SCM, даже в Cadence communiti кто-то упоминал что Orbit - это более современное продолжение SystemConnectivityManager.

Кто-нибудь работал с ним? Хотелось бы ознакомиться с документацией(кроме официального дисклеймера), не подскажете где поискать?. А то в стандартном хелпе ничего про него нет(((

 

[vitan 2]

не подскажете где поискать?. А то в стандартном хелпе ничего про него нет(((

В 17.0 все есть