DimaG 0 3 июня, 2015 Опубликовано 3 июня, 2015 · Жалоба Добрый день! Изучаю работу QDR-IV памяти и никак не могу выяснить такой вопрос: Работа с памятью в моем проекте состоит из множества RmW (read-modify-write) операций. По документации, латентность чтения - 5 циклов, латентность записи - 3 цикла. Допустим, что моя память работает в режиме - шина А всегда на запись, шина В - всегда на чтение. Вопрос: корректно ли отработают RmW операции по одному адресу со сдвигом в 1 такт? В документе QDR®-IV Design Guide есть параграф Bus Turnaround Considerations, который описывает минимальные задержки между чтением/записью, но как я понимаю, это относится к случаю использования одной шины (например, А) для этих операций. А я планирую использовать одну шину только для записи, а другую - только для чтения. Вот попытался изобразить на диаграмме (время на modify для простоты не учитываем) N 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 R0 W0 done R1 W1 done R2 W2 done R3 W3 done . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . или придется делать какое-то кэширование? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
goodsoul 0 4 июня, 2015 Опубликовано 4 июня, 2015 · Жалоба Добрый день! Изучаю работу QDR-IV памяти и никак не могу выяснить такой вопрос: Работа с памятью в моем проекте состоит из множества RmW (read-modify-write) операций. По документации, латентность чтения - 5 циклов, латентность записи - 3 цикла. Допустим, что моя память работает в режиме - шина А всегда на запись, шина В - всегда на чтение. Вопрос: корректно ли отработают RmW операции по одному адресу со сдвигом в 1 такт? В документе QDR®-IV Design Guide есть параграф Bus Turnaround Considerations, который описывает минимальные задержки между чтением/записью, но как я понимаю, это относится к случаю использования одной шины (например, А) для этих операций. А я планирую использовать одну шину только для записи, а другую - только для чтения. Вот попытался изобразить на диаграмме (время на modify для простоты не учитываем) N 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 R0 W0 done R1 W1 done R2 W2 done R3 W3 done . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . или придется делать какое-то кэширование? С QDR IV пока что поработать не довелось, но я бы взял модель памяти и все отсимулировал как следует: http://www.cypress.com/?app=search&sea...114&id=4412 К чему цеплять будете QDR IV? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
DimaG 0 5 июня, 2015 Опубликовано 5 июня, 2015 · Жалоба С QDR IV пока что поработать не довелось, но я бы взял модель памяти и все отсимулировал как следует: http://www.cypress.com/?app=search&sea...114&id=4412 К чему цеплять будете QDR IV? Спасибо за ссылку, видимо без исследовательской работы тут не обойтись :). А цеплять предполагаю к Arria 10. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
