Jump to content

    
Sign in to follow this  
cornflyer

Широкополосный умножитель частоты

Recommended Posts

Разве только, если ТС хочет там цифровую часть DDS разместить...

Может быть, пусть автор поправит, в начале темы речь была о тактовой АЦП.

Share this post


Link to post
Share on other sites

Задача умножения частоты не является абстрактной, ее решение необходимо для реализации

точной цифровой задержки и цифрового фазовращателя тактового сигнала АЦП в ПЛИС

с целью привязки измерений к конкретному сгустку частиц (ускоритель Нуклотрон)

и настройки на максимум сигнала с пикапа (для измерения резонансной частоты пучка).

 

На данный момент изготовлена плата (самодельный FlexRIO модуль) с двумя АЦП AD9444 и двумя ЦАП DAC904

и входом для синхронизации (детектор нуля для привязки к ВЧ).

Этот модуль подключается к PXI FPGA модулю, у которого на борту Virtex-5.

Реализовать задержку и фазовращатель с величиной джиттера меньше 5 нс не удалось.

Вот я и подумал что часоту ВЧ можно уножить раз в 30 и подать уже на ПЛИС.

Тактирование АЦП от ПЛИС - это другая задача (которая уже решена для АЦП AD9444).

 

Предполагается, что использование модуля FPGA на основе ПЛИС Kintex-7

позволит реализовать фазовращатель с джиттером 2 нс (хотелось бы 0.5нс).

Share this post


Link to post
Share on other sites
Задача умножения частоты не является абстрактной, ее решение необходимо для реализации

точной цифровой задержки и цифрового фазовращателя тактового сигнала АЦП в ПЛИС

с целью привязки измерений к конкретному сгустку частиц (ускоритель Нуклотрон)

и настройки на максимум сигнала с пикапа (для измерения резонансной частоты пучка).

выделил ключевые слова.

Такой необходимости нет. Потому что если у вас сигнал укладывается в полосу 1,2 МГц (ваше сообщение #12) и вы его оцифровали с соблюдением теоремы Котельникова , то все промежуточные значения между моментами дискретизации всегда есть возможность вычислить позже с каким угодно мелким шагом, хоть в 1 ps, и точностью не хуже разрешения АЦП на основе уже полученных отсчетов, без использования аппаратных задержек и фазовращателей. Вычисление делается методом интерполяции

 

Предполагается, что использование модуля FPGA на основе ПЛИС Kintex-7

позволит реализовать фазовращатель с джиттером 2 нс (хотелось бы 0.5нс).

аппаратный фазовращатель , служащий цели "подвинуть моменты дискретизации" для сигнала , имеющего конкретную полосу и способного быть оцифрованным по Котельникову, есть нехорошее излишество. Если Вы не согласны - опровергните.

 

 

Share this post


Link to post
Share on other sites
аппаратный фазовращатель , служащий цели "подвинуть моменты дискретизации" для сигнала , имеющего конкретную полосу и способного быть оцифрованным по Котельникову, есть нехорошее излишество. Если Вы не согласны - опровергните.

+1

Таким сдвигом фазы будут лишь внесены дополнительные ошибки в финальный результат.

Тактировать же АЦП необходимо максимально чистым сигналом с кварцевого генератора.

Выпилить же паразитную составляющую из спектра можно тем же вэйвлет-анализом, например.

 

Единственное исключение вижу только, если на спектральный анализ нету необходимого времени.

Share this post


Link to post
Share on other sites
+1

Таким сдвигом фазы будут лишь внесены дополнительные ошибки в финальный результат.

Тактировать же АЦП необходимо максимально чистым сигналом с кварцевого генератора.

Выпилить же паразитную составляющую из спектра можно тем же вэйвлет-анализом, например.

 

Единственное исключение вижу только, если на спектральный анализ нету необходимого времени.

именно так

Share this post


Link to post
Share on other sites
именно так

Понятно, значит времени нет. Тогда для тактирования АЦП лучше DDS трудно что-либо придумать.

Ну разве что прямое умножение и фильтрация перестраиваемыми ПФ дадут более чистый сигнал.

Но уж слишком неудобный сигнал не столько для умножения, сколько для фильтрации на сотнях МГц.

В данной ситуации разве что вверху можно было бы поставить несколько коммутируемых полосовиков...

Share this post


Link to post
Share on other sites

..я не пойму, как ТС собирается бороться с антиальязингом перед АЦП, если его тактовая меняется в несколько раз?

И ещё не понимаю, какое дополнительное время при обработке может занять - на лету , вычитание из цифрового потока цифрового ЛЧМ на цифровом смесителе? Разве ТС приходится в реальном времени чем-то управлять по измеренным сигналам? Там не знаю , напряжённостью поля, ещё чем-то?

Share this post


Link to post
Share on other sites
Понятно, значит времени нет.

Ну если cornflyer собирался использовать дельта-сигма АЦП с Group Delay порядка 12 мкс , то что то мне подсказывает что эти микросекунды можно пожертвовать на вычисление интерполяции ( не через фурье) в ПЛИСине и получить результат быстрее 1..10 мкс, только АЦП нужен не сигмадельта а тот что уже используется например.

 

Вполне еще допускаю мысль, что ТС хочет проводить дискретизацию аналогового сигнала за пределами теоремы Котельникова, по нескольким зонам найквиста, т.к. сигнал более широкополосный , шире 1.2 МГц , "импульсный типа". Там интерполяция не прокатит. Однако же ТС говорит что полосовой. Ну ему виднее.

Share this post


Link to post
Share on other sites

буду пробовать различные варианты

расскажу через несколько месяцев, что в итоге получится

1) C АЦП я определился - это будет AD7960 (18 bit PULSAR, 5 MSPS, LVDS)

2) Период частоты будет считать FPGA:

для высокой точности будет использоваться самодельный преобразователь времени в напряжение (для измерения интервалов между фронтами)

 

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this