Jump to content

    
Sign in to follow this  
paskal

Каскадирование PLL

Recommended Posts

Не приведет ли к сбоям схема где выход одного PLL поступает на вход другого? Ведь джиттер первого по идее воздействует на петлю обратной связи второго.

А то я хочу затактировать процессор с генератора имеющего внутри PLL. В процессоре тоже тактовая частота формируется через свой PLL.

Share this post


Link to post
Share on other sites

Должно работать. Если джиттер опорной частоты выбивает петлю тактируемого генератора, то либо петля рассчитана неверно, либо джиттер какой-то космический.

У меня в приемниках 1-й гетеродин (перестраиваемый) использует в качестве опоры частоту второго гетеродина (фиксированную), которая также формируется PLL.

С процессорами так не экспериментировал.

Share this post


Link to post
Share on other sites
Не приведет ли к сбоям схема где выход одного PLL поступает на вход другого? Ведь джиттер первого по идее воздействует на петлю обратной связи второго.

А то я хочу затактировать процессор с генератора имеющего внутри PLL. В процессоре тоже тактовая частота формируется через свой PLL.

Почему бы обычный буфер не поставить, если есть сомнения? Процессору без разницы, как формируется сигнал до его входа :)

Share this post


Link to post
Share on other sites
Почему бы обычный буфер не поставить, если есть сомнения?

Какой еще буфер? Это же джиттер. От него не буфером, ни фильтром не избавишься. Джиттер практически не меняет спектр, поэтому не фильтруется.

 

Процессору без разницы, как формируется сигнал до его входа

Процессору - да, без разницы. Но до процессора там стоит PLL, и от двух PLL будет что то типа интерференции, интересует насколько это опасно.

 

Share this post


Link to post
Share on other sites

когда-то для эксперимента пробовали каскадировать однотипные PLL, как с общей обратной связью, так и с местными. При этом характеристики выходного сигнала ухудшались даже без общей обратной связи, увеличивался джиттер. Если PLL настроены по разному и полюса регулировочных характеристик разнесены, то наверное все будет нормально работать.

Share this post


Link to post
Share on other sites
Это же джиттер. От него не буфером, ни фильтром не избавишься. Джиттер практически не меняет спектр, поэтому не фильтруется.

Странно, тут пишут, что очень помогает кварцевый фильтр. И как он может не менять спектр.

http://www.analog.com/library/analogdialog...timization.html

 

Видимо, физический смысл ускользнул от меня.

Share this post


Link to post
Share on other sites
Странно, тут пишут, что очень помогает кварцевый фильтр.

Кварцевый может и помогает. Но вы должны понимать зачем нужен PLL. Когда нет кварца нужной частоты, частоту синтезируют. То есть у нас нет кварца на нужную частоту!

И там еще по ссылке говорится что кварцевые фильтры дороги, громоздки, и тп.

Share this post


Link to post
Share on other sites
Кварцевый может и помогает. Но вы должны понимать зачем нужен PLL. Когда нет кварца нужной частоты, частоту синтезируют. То есть у нас нет кварца на нужную частоту!

Это понятно. Непонятно - зачем включать два PLL последовательно? Почему не включить их параллельно?

Т.е. - одним PLL (процессора) создать частоту для него, вторым - создать ту частоту (нужную для кого-то), которую вы сейчас на вход МК подаёте.

Share this post


Link to post
Share on other sites
Это понятно. Непонятно - зачем включать два PLL последовательно? Почему не включить их параллельно?

Т.е. - одним PLL (процессора) создать частоту для него, вторым - создать ту частоту (нужную для кого-то), которую вы сейчас на вход МК подаёте.

Что то непонятное вы тут написали. Как можно PLL включать параллельно??? :wacko:

Есть генератор (с PLL внутри), есть процессор (тоже с PLL). Тактовая частота на процессор поступает с генератора. И по другому они не включаются!

Share this post


Link to post
Share on other sites

для генераторов (в том числе с PLL) обычно проводят уровни фазовых шумов.

а у PLL указывается полоса захвата/удержания и коэффициент демпфирования.

вот сравнить бы их.

 

если ширина полосы захвата у PLL2, например, в разы (не говоря уже о порядке) шире чем полоса, в которой джиттер, выходящий с PLL1, имеет достаточно существенное значение, - то проблем не возникнет точно.

что характерно, обычно у процессоров полосу захвата PLL делают достаточно широкой, особенно при поддержке spread-spectrum clocking.

Share this post


Link to post
Share on other sites

Две PLL последовательно, как тут уже говорилось, приводят к существенному увеличению фазовых шумов. При этом проблем с тактированием процессора не будет. Ни пропуска тактов, ни иголок. А дальше смотрите, насколько Вам вреден фазовый шум.

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this