Перейти к содержанию
    

Каскадирование PLL

Не приведет ли к сбоям схема где выход одного PLL поступает на вход другого? Ведь джиттер первого по идее воздействует на петлю обратной связи второго.

А то я хочу затактировать процессор с генератора имеющего внутри PLL. В процессоре тоже тактовая частота формируется через свой PLL.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Должно работать. Если джиттер опорной частоты выбивает петлю тактируемого генератора, то либо петля рассчитана неверно, либо джиттер какой-то космический.

У меня в приемниках 1-й гетеродин (перестраиваемый) использует в качестве опоры частоту второго гетеродина (фиксированную), которая также формируется PLL.

С процессорами так не экспериментировал.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Не приведет ли к сбоям схема где выход одного PLL поступает на вход другого? Ведь джиттер первого по идее воздействует на петлю обратной связи второго.

А то я хочу затактировать процессор с генератора имеющего внутри PLL. В процессоре тоже тактовая частота формируется через свой PLL.

Почему бы обычный буфер не поставить, если есть сомнения? Процессору без разницы, как формируется сигнал до его входа :)

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Почему бы обычный буфер не поставить, если есть сомнения?

Какой еще буфер? Это же джиттер. От него не буфером, ни фильтром не избавишься. Джиттер практически не меняет спектр, поэтому не фильтруется.

 

Процессору без разницы, как формируется сигнал до его входа

Процессору - да, без разницы. Но до процессора там стоит PLL, и от двух PLL будет что то типа интерференции, интересует насколько это опасно.

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

когда-то для эксперимента пробовали каскадировать однотипные PLL, как с общей обратной связью, так и с местными. При этом характеристики выходного сигнала ухудшались даже без общей обратной связи, увеличивался джиттер. Если PLL настроены по разному и полюса регулировочных характеристик разнесены, то наверное все будет нормально работать.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Это же джиттер. От него не буфером, ни фильтром не избавишься. Джиттер практически не меняет спектр, поэтому не фильтруется.

Странно, тут пишут, что очень помогает кварцевый фильтр. И как он может не менять спектр.

http://www.analog.com/library/analogdialog...timization.html

 

Видимо, физический смысл ускользнул от меня.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Странно, тут пишут, что очень помогает кварцевый фильтр.

Кварцевый может и помогает. Но вы должны понимать зачем нужен PLL. Когда нет кварца нужной частоты, частоту синтезируют. То есть у нас нет кварца на нужную частоту!

И там еще по ссылке говорится что кварцевые фильтры дороги, громоздки, и тп.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Кварцевый может и помогает. Но вы должны понимать зачем нужен PLL. Когда нет кварца нужной частоты, частоту синтезируют. То есть у нас нет кварца на нужную частоту!

Это понятно. Непонятно - зачем включать два PLL последовательно? Почему не включить их параллельно?

Т.е. - одним PLL (процессора) создать частоту для него, вторым - создать ту частоту (нужную для кого-то), которую вы сейчас на вход МК подаёте.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Это понятно. Непонятно - зачем включать два PLL последовательно? Почему не включить их параллельно?

Т.е. - одним PLL (процессора) создать частоту для него, вторым - создать ту частоту (нужную для кого-то), которую вы сейчас на вход МК подаёте.

Что то непонятное вы тут написали. Как можно PLL включать параллельно??? :wacko:

Есть генератор (с PLL внутри), есть процессор (тоже с PLL). Тактовая частота на процессор поступает с генератора. И по другому они не включаются!

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

для генераторов (в том числе с PLL) обычно проводят уровни фазовых шумов.

а у PLL указывается полоса захвата/удержания и коэффициент демпфирования.

вот сравнить бы их.

 

если ширина полосы захвата у PLL2, например, в разы (не говоря уже о порядке) шире чем полоса, в которой джиттер, выходящий с PLL1, имеет достаточно существенное значение, - то проблем не возникнет точно.

что характерно, обычно у процессоров полосу захвата PLL делают достаточно широкой, особенно при поддержке spread-spectrum clocking.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Две PLL последовательно, как тут уже говорилось, приводят к существенному увеличению фазовых шумов. При этом проблем с тактированием процессора не будет. Ни пропуска тактов, ни иголок. А дальше смотрите, насколько Вам вреден фазовый шум.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...