[Nick_K 0]

10 hours ago, DeadCadDance said:

Вы об ЭТОМ?

Это больше похоже на повышение отказоустойчивости, а не резервирование.

Тут ведь какое дело, в русском языке очень много таких слов, которые по-своему характеризируют то что американцы называют просто safety И в них бы неплохо разбираться

[DeadCadDance 0]

Nick_K

Там, как я понял, про троированный способ написания прошивки ПЛИСины.

Т.е. программной реализация внутри одной ПЛИСины трёх ПЛИСин.

Как широко применяется такое решение?

И есть ли у квартуса поддержка таких структур?

[Avex 1]

DeadCadDance Вы не представляете какую еренду порой пишут в научных журналах. Как говорил один знакомый из научных кругов - статьи пишутся ради статей, поскольку кандидатские должны защищаться. Это проблема не только в рф, но и во всем мире. От издания мало что зависит - ерунду могут и в ieee публиковать. 

Проблема ПЛИС в том, что прошивка хранится на ячейках памяти, которые и являются самым уязвимым местом. Троировать содержимое прошивки ПЛИС практически бестолку - уязвим сам чип, а не логика, которую он эмулирует. Поэтому резервировать надо сами микросхемы ПЛИС, или модули на ПЛИС. Ну и конечно, вопрос в типе сбоев, в режиме работы, и в том, от чего надо защищаться. Но прошивка плис (т.е. статическая память в ней) уязвима практически ко всем типам воздействий. Хуже обстоят дела разве только с динамической памятью.

[Nick_K 0]

14 hours ago, DeadCadDance said:

Nick_K

Там, как я понял, про троированный способ написания прошивки ПЛИСины.

Т.е. программной реализация внутри одной ПЛИСины трёх ПЛИСин.

Как широко применяется такое решение? 

И есть ли у квартуса поддержка таких структур?

Размножением операций/модулей/памяти/т.д. можно заниматься в любом виде. Хоть троированием на одном кристалле, хоть дублированием на 10 платах. Вопрос для чего это нужно. Как я упоминал - для повышения отказоустойчивости можно в одном кристалле поднять 3 модуля и работать по мажоранте 2 из 3. Но безопасность такого устройства уменьшится неизбежно. И тем более будет ниже, чем реализация на 3 кристаллах с внешним мажоритарным элементом ( в связи с физическими отказами).

Поэтому главный вопрос чего Вы пытаетесь добится и зачем.

p.s. Когда пытаетесь обратится к кому-то лично пишите через @, а то я бы мог и не увидеть вашего поста, если бы не пересматривал форум каждый день:) @DeadCadDance

13 hours ago, Aleх said:

Троировать содержимое прошивки ПЛИС практически бестолку - уязвим сам чип, а не логика

Тут есть огромный вопрос. Если Вы пихаете ПЛИСину в ядерный реактор или запускаете в космос, тогда и вправду нет смысла. А если у вас эксплуатация в серверной комнате в закрытом помещении, то для повышения отказоустойчивости вполне сгодится. В моей практике было использование троированного канала (2v3), который обрабатывал запросы от человеко-машинного интерфейса и это всё в составе системы обеспечения надёжности (с доказательством безопасности). Никто не жаловался)

Изменено 15 августа, 2019 пользователем Nick_K

[DeadCadDance 0]

12 часов назад, Nick_K сказал:

Тут есть огромный вопрос. Если Вы пихаете ПЛИСину в ядерный реактор или запускаете в космос, тогда и вправду нет смысла. А если у вас эксплуатация в серверной комнате в закрытом помещении, то для повышения отказоустойчивости вполне сгодится. В моей практике было использование троированного канала (2v3), который обрабатывал запросы от человеко-машинного интерфейса и это всё в составе системы обеспечения надёжности (с доказательством безопасности). Никто не жаловался)

Мне не в ядерный реактор не в космос запускать ПЛИСину не надо.

Она будет работатать в комнатных условиях. Поэтому из "угрожающих факторов" будут только:

- технологический брак ПЛИСины

- не сразу проявляющийся технологический брак при электромонтаже

- не сразу проявляющийся технологический брак при изготовлении печатной платы

- старении (как ПЛИСины так и печатной платы)

- локальные нагревы

- умеренная вибрация

- сбои по питанию

- электромагнитные помехи

Просто если она сбойнёт - это будет кирдык всей консерватории.

Поэтому я и думаю как в сотни, тысячи, миллионы раз уменьшить вероятность сбоя

Изменено 15 августа, 2019 пользователем DeadCadDance

[RobFPGA 27]

Приветствую!

Все перечисленное имеет отношение к любым электронным компонентам и системам, а не только FPGA

14 minutes ago, DeadCadDance said:

Поэтому я и думаю как в сотни, тысячи, миллионы раз уменьшить вероятность сбоя

Поэтому и решения стандартные, как и в других подобных случаях - делаете несколько управляющих блоков с одинаковым функционалом выполненных на разной элементной базе,  разном материале печаток и разной технологии сборки и мажоритируете их. Всего то 

Удачи! Rob.

[gosha-z 2]

6 minutes ago, RobFPGA said:

выполненных на разной

Сюда еще добавить "разными командами"

[Avex 1]

Nick_K статическая память является самым уязвимым местом практически по всем параметрам, но только к тзч и радиации. Память - это ведь скорее аналоговое устройство, чем цифровое. Причем, если не рассматривать одиночные сбои (в результате тзч, к примеру), то  обычно вылетает сразу целый банк памяти.

И вот здесь, подходим к главному вопросу - а где гарантия, что все три канала логики (если речь идет о троировании схемы внутри одной ПЛИС) конфигурируются из разных банков памяти?  То, что логика в прошивке троирована, вовсе не означает что троирована и конфигурирующая эту логику память.

А банки вылетают не только из-за накопленной дозы - это и выход за температурный режим, и скочки питания, и старение. Сначала накрывается память, а потом все остальное.

[Stas 1]

Есть ПЛИС Microsemi, теперь Microchip, там конфигурационная память не статическая, а ячейка FLASH. Этим достигается устойчивость к одиночным сбоям. Внутренняя память и контроллер внешней памяти с контролем четности. Если и этого мало - они до сих пор выпускают ПЛИС на перемычках - antifuse.. 

 

Изменено 16 августа, 2019 пользователем Stas

[Nick_K 0]

11 hours ago, DeadCadDance said:

Просто если она сбойнёт - это будет кирдык всей консерватории.

Из всех перечисленных угрожающих факторов первая половина легко отсеивается на этапе производства/верификации конечного устройства. От второй не так легко избавится, но так как ничего не вечно, делайте обязательное ТО с заменой на второй комплект скажем раз в год. И спите себе спокойно ибо Ваша консерватория будет работать по полной программе.

3 hours ago, Aleх said:

И вот здесь, подходим к главному вопросу - а где гарантия, что все три канала логики (если речь идет о троировании схемы внутри одной ПЛИС) конфигурируются из разных банков памяти?  То, что логика в прошивке троирована, вовсе не означает что троирована и конфигурирующая эту логику память.

В Спартане 6том я точно знаю, что конфигурацию можно перезаливать с проверкой контрольной суммы прошивки. Какова вероятность отказа чтобы и прошивка и контрольное слово изменились опасно одинаково? Думаю не очень)

[DeadCadDance 0]

13 часов назад, Nick_K сказал:

В Спартане 6том я точно знаю, что конфигурацию можно перезаливать

Используете скраббинг?

[DeadCadDance 0]

В 16.08.2019 в 09:24, Stas сказал:

Если и этого мало - они до сих пор выпускают ПЛИС на перемычках - antifuse.. 

Только FPGA-шники их не любят. Это ж придётся прошивку сразу без ошибок писать

[makc 192]

В 16.08.2019 в 09:45, Nick_K сказал:

В Спартане 6том я точно знаю, что конфигурацию можно перезаливать с проверкой контрольной суммы прошивки. Какова вероятность отказа чтобы и прошивка и контрольное слово изменились опасно одинаково? 

Там CRC32 и это очень слабая проверка с учетом размера прошивки. Для сравнения у Ethernet тот же CRC32 на 1500 байт и это считается не слишком надежным вариантом проверки целостности.

УXilinx есть аппноты на тему контроля прошивки в рантайме через считывание и рассчет своей контрольной суммы в периодическом режиме. Вот тут есть где развернуться. 

[DeadCadDance 0]

В 18.08.2019 в 10:17, makc сказал:

контроля прошивки в рантайме

Вы про скраббинг?

[makc 192]

Нет, я имел в виду другое.

У Soartan-6 есть аппаратная реализация похожего механизма, но она может создавать проблемы при использовании аппаратного контроллера памяти (MCB), из-за чего мы от нее в итоге отказались (сбоила DDR3).