[3.14 0]

Еще меня до трясучки доводит взаимосвязь углов входа отростков в линию и ширина линии. Это можно как то отключить или настроить?

[fill 2]

Какие условия должны выполняться чтобы правильно работало Place/CopyCircuit? Расположил FPAG и конденсаторы, развел питание, топология скопировалась (вместе с размещением) нормально (в проекте 2 FPGA). Добавил к этому "букету" конфигурационное ПЗУ и тут началось :( ... В итоге получается так, выделяю всю кучу компонентов (кроме FPGA) все копируется нормально, но стоит выбрать саму FPGA как сразу появляется сообщение о невозможности найти эквивалентную чать, причем даже когда выбираеш только одну FPGA :(

 

Не видя перед собой данного примера вряд ли смогу помочь (навернаяка есть какая-то причина в таком поведении системы, но какая мне в данный момент не понятно)

[3.14 0]

Еще, в чем может быть глюк при перемещении топологии с компонентами, как видно из рисунков, при переносе остаются на старом месте части некоторых линий и перенос при этом перестает работать.

[fill 2]

Еще, в чем может быть глюк при перемещении топологии с компонентами, как видно из рисунков, при переносе остаются на старом месте части некоторых линий и перенос при этом перестает работать.

 

Перенос воспринимает трассы как fanout и соответственно двигает вместе с компонентом только если они меньше определенной длины (размер нигде точно не сформулирован, поэтому не знаю точных значений). В данном случае эти цепи он не воспринимает как fanout и поэтому оставляет их на месте, пытаясь после перемещения дотрассировать до них, в этом и проблема.

 

Еще меня до трясучки доводит взаимосвязь углов входа отростков в линию и ширина линии. Это можно как то отключить или настроить?

 

Сразу точно и не вспомнить. Но если трассировать в интерактиве, чтобы по умолчанию иметь широкую трассу нужно включить Editor_Control>Routes>Expand_traces, также на поведение сильно влияют значения в рисунке над этим параметром.

[3.14 0]

По поводу перемещения, это можно как то настроить?

[3.14 0]

По поводу толщины линии на ответвлениях, как ни крути, если угол входа ответвления в линию не прямой она начинает свои изгибы за препядствия считать и сокращает толщину :(

[fill 2]

В хелпе найдите Pseudo Interconnect Rules правила по которым система работает

[3.14 0]

Неловко беспокоить по пустякам, но я нигде в доке не нашел упоминаний о Pseudo Interconnect Rules :(

[fill 2]

См. рис.

[3.14 0]

Можно как то самостоятельно "автоматизировать" добавление змейки (или хотя бы одного звена змейки) на линию? А то как получается, укажешь разбег в шине а експедишн обязательно процентов 30 линий не сможет выровнять и вот начинаеш дорисовывать змейки на остальных линиях, получается очень не красиво и долго.

[fill 2]

Нет ничего невозможного. Возмите например за основу:

C:\MentorGraphics\2005EXP\SDD_HOME\standard\examples\pcb\Automation\Scripts\Spiral.vbs

скрипт создает спиралеобразную трассу

 

 

Кстати еще есть функция Hug_Trace которая делает отрезок новой трассы по образу и подобию или др. трассы или например указанного контура (например если надо чтобы проводимый сегмент трассы лег точно вдоль выбранного контура фигуры)

[3.14 0]

Вот такой вопросик по DC.

Я практически все связи на схеме не рисую а использую bidirectional hiraсhical connector-ы (гораздо бысрее, да и особо не придираются).

В случае с FPGA очень часто приходится двигать шины туда-сюда по пинам. В PCAD-е это не представляло труда, просто копируеш нужные порты, расчищаешь место и вставляеш. А в DC, при копировании этих самых иерархических конекторов название цепей не сохраняется, и приходится все в ручную переписывать. Вот сейчас меня приспичило сдвинуть по часовой стрелке все линии (TQ208) на 8 пинов, это я буду с час тупейшей работай занят. Посоветуйте как быть, может я не теми конекторами пользуюсь ?

[fill 2]

1. Tools>Options>Settings>Copy_Net_Names_with_wire - Yes

2. У вас имя принадлежит чему - коннектору или проводу. Если коннектору то копируется по умолчанию.

3. Имя на коннекторе и на проводе могут отличаться друг от друга

4. Есть команда Disconnect для отсоединения пинов символа от проводов. Соответственно после этого их можно будет просто двигать относительно друг друга.

5. Зачем двигать провода если можно быстро перенумеровать пины (Pin_Number)

6. Почему bidirectional hierarсhical connector-ы - схема что иерархическая (насколько видно она просто многолистовая)?

[3.14 0]

Спасибо, пункт первый меня успокоил.

Имена я приписываю линиям, может правильнее их присваивать коннекторам?

А то сейчас чтоб название линии присвоить, приходится это делать дважды. Сначала назначить имя, потом уйти из свойств этой линии, а после еще раз назначить имя линии, только после этого появляется название на коннекторе.

 

Перенумеровывать пины очень не хочется, умру потом на отладке отыскивать с какого пина какой сигнал идет и наоборот. К тому же при таком виде рисуя схему зразу топологию прикидываешь.

Насчет выбора именно иерархических коннекторов, просто в самом начале, когда искал чем мне сигналы с одного листа на другой перетаскивать он мне попался. А разве он чем то плох для простых многолистовых схем?

[fill 2]

1. Для показа продолжения цепей по листам есть to-page и from-page, появляются в меню ПКМ при рисовании wire (это Inter_page_connectors т.е межстраничные соединители, тип у них один но разная графика, есть еще и Intra_page_connectors - внутри страницы), в этом случае система проверяет продолжилась ли цепь на др. странице (или этой странице в случае Intra-page). Например поставили to-page на одной странице, а на другой забыли поставить from-page, тогда система предупредит что цепь должна продолжаться где-то на др. страницах но продолжения не видно.

2. На них нет имени, т.е просто подсоединяем их к названной цепи и все.

3. Иерахический используется для согласования по иерархии, т.е его имя в схеме должно ссответствовать имени пина на блочном символе этой схемы.