Jump to content

    
Sign in to follow this  
Sefo

Курс начинающего инженера

Опрос  

38 members have voted

  1. 1. Пошли бы вы на лекции?

    • Да
      19
    • Да, если бы было дешевле
      4
    • Да, если бы было бесплатно
      5
    • Нет
      13


Recommended Posts

Хочу прочитать курс лекций для тех кто начинает осваивать HLD, ПЛИС и ЦОС в Санкт-Петербурге. Думаю назначить цену в 200 руб за 90 минутную лекцию с одного слушателя.

 

Краткий план следующий.

 

Начать с теоретических основ преобразования Фурье. Рассмотреть математические и радиотехнические особенности, способы реализации. Разобрать вопросы связанные с использованием чисел с фиксированной точкой и реализацией вычислений. Потом взяться за основы SystemVerilog и вообще основы описания "железа" на языках HDL. Затем на примере реализации БПФ изучить SV углубленно. Далее займемся верификацией и, в частности, UVM. Завершить курс синтезом проекта для какой-нибудь из отладочных плат c ПЛИС фирмы Altera/Xilinx и научиться работать с программными продуктами Altera/Xilinx.

 

Хочу оценить с помощью опроса есть ли нынче у начинающих инженеров потребность в таком курсе.

 

Всем спасибо!

Share this post


Link to post
Share on other sites

Как мне думается начинать надо не с теоретических основ преобразования Фурье, а с необходимого математического аппарата, без которого этого Фурье не освоить. А так получается курс предназначен для подготовленного слушателя.

Share this post


Link to post
Share on other sites

Идея курсов по реализации алгоритмов ЦОС на ПЛИС отличная, было бы интересно освоить реализацию какого-нибудь телекоммуникационного стандарта таким образом (WI-FI, LTE, DVB-T, и др..), думаю такой формат изучения здорово сэкономит время (с нескольких лет до нескольких месяцев) и позволит узнать много новых идей по реализации блоков ЦОС.

 

Но uvm почти не применим для верификации блоков цос. Зачем он в вашем курсе?

Fat Robot, можете поделиться Вашим опытом и идеями по поводу методологии верификации блоков цос?

Я в этой области новичок, пока могу выделить два подхода к верификации:

1. В Matlab/Simulink создаётся эталонная модель блока ЦОС с набором тестовых воздействий, на следующем этапе подключается аппаратная реализация блока на языке описания аппаратуры, например, через блок HDL Cosimulation и вычисляется разность между выходом эталонной модели и аппаратной реализации. На следующем этапе можно запустить FPGA-in-the-loop верификацию для проверки алгоритма непосредственно в железе.

2. Из эталонной модели и набора тестовых воздействий, используя Matlab/Simulink HDL Verifier, генерируется SystemC код для подключения к уже существующему верификационному окружению (UVM и др) на языке HDL.

3. Генерация кода непосредственно из эталонной модели Matlab/Simulink/Xilinx System Generator.

 

Может быть есть ещё какие-нибудь способы верификации блоков ЦОС?

 

 

Share this post


Link to post
Share on other sites
По моему, 90 минут на это всё "для тех кто начинает осваивать" - как то ну очень мало...

Невнимательно читаете, 90 минут это академическая пара, определяющая стоимость. Всего будет курс из нескольких пар.

 

ЗЫ. Мне был бы интересен курс по реализации кодирования и шифрования на ПЛИС.

 

 

было бы интересно освоить реализацию какого-нибудь телекоммуникационного стандарта таким образом (WI-FI, LTE, DVB-T, и др..),

здесь слишком все относительно, простейший приемник, работающий только в AWGN канале, делается за пару дней, а вот на нормальный может уйти и пол-года, год

позволит узнать много новых идей по реализации блоков ЦОС.

Да какие там идеи: фильтры, петли, детекторы, эквалайзеры...

 

Share this post


Link to post
Share on other sites

Готов заплатить 200 рублей за преобразование Фурье.

 

Как бонус отдам, Фурье на верилоге. В общем кроме шуток.

Share this post


Link to post
Share on other sites
Готов заплатить 200 рублей за преобразование Фурье.

 

Как бонус отдам, Фурье на верилоге. В общем кроме шуток.

тему уважаемого Sefo на этом форуме найдите, там ФФТ разобрано по мелким запчастям. деньги переведите в любой детский фонд, ну а про верилог сами сказали :)

Share this post


Link to post
Share on other sites
Хочу прочитать курс лекций для тех кто начинает осваивать HLD, ПЛИС и ЦОС в Санкт-Петербурге. Думаю назначить цену в 200 руб за 90 минутную лекцию с одного слушателя.

 

Краткий план следующий.

 

Начать с теоретических основ преобразования Фурье. Рассмотреть математические и радиотехнические особенности, способы реализации. Разобрать вопросы связанные с использованием чисел с фиксированной точкой и реализацией вычислений. Потом взяться за основы SystemVerilog и вообще основы описания "железа" на языках HDL. Затем на примере реализации БПФ изучить SV углубленно. Далее займемся верификацией и, в частности, UVM. Завершить курс синтезом проекта для какой-нибудь из отладочных плат c ПЛИС фирмы Altera/Xilinx и научиться работать с программными продуктами Altera/Xilinx.

 

Хочу оценить с помощью опроса есть ли нынче у начинающих инженеров потребность в таком курсе.

 

Всем спасибо!

я бы с удовольствием послушал лекции по SystemVerilog синтез/верификация (больше интересует именно верификация), но пример взял бы другой (лучше несколько примеров для полноты понимания)....

Share this post


Link to post
Share on other sites
Fat Robot, можете поделиться Вашим опытом и идеями по поводу методологии верификации блоков цос?

Я в этой области новичок, пока могу выделить два подхода к верификации:

 

не сочтите за тролинг, но тоже хочу прочитать курс по пересадки сердца. 100 рублей за 90 минут. Правда я в этой области новичок, потому рад если кто поделиться идеям в этой области, пока выделяю такой подход, старое сердце вырезать, новое вставить....

 

Не понятно для кого курс?

Если для тех кто хочет освоить систем-верилог, тогда странно не уверенность в этом вопросе от автора?

Если для новичков в ПЛИС и прочее, то почему начинаете с БПФ, а не с обычных фильтров, сбора информации, и простой параллельной обработки?

Если для проф в ПЛИС, то почему они без вашего курса не могут освоить БПФ?

 

Очень странное сочетания знаний. Арифметика с фиксированной точкой, БПФ, СистемВерилог, ПЛИС....

 

Все конечно ИМХО

Share this post


Link to post
Share on other sites
Хочу прочитать курс лекций для тех кто начинает осваивать HLD, ПЛИС и ЦОС в Санкт-Петербурге. Думаю назначить цену в 200 руб за 90 минутную лекцию с одного слушателя.

 

 

Сходил бы как минимум ради интереса к процессу подачи знаний.

 

Где планируете проводить лекции ?

 

Можно ли будет делать видеозапись лекции для личного пользования ?

 

Share this post


Link to post
Share on other sites

Самый простой, очевидный и из моего опыта распространенный путь верификации блоков цос - это запись в файл или в файлы достаточно длинных тестовых векторов в различных точках модели, а потом сравнение их с векторами, полученными в соответствующих точках rtl-реализации. Речь идет о bit-accurate модели и верификации. Для сложных систем делать cycle-accurate модель и верификацию довольно накладно по трудозатратам, хотя и здесь этот способ вполне применим

 

Хорош это подход следующим

 

- Верификационный каркас довольно легковесный и очевидный. Как следствие, ресурсов на его поддержку тратится мало. Трудозатраты при переходе на поблочную верификацию тоже не сильно увеличиваются

 

- Среды и методы, применяемые для разработки как модели, так и rtl-реализации, совершенно независимы. От модельной среды требуется уметь писать отсчеты в файл, от верификационной считывать отсчеты из файла для сравнения в процессе симуляции, или же записывать отсчеты для сравнения после окончания симуляции. т.е. ничего сверхординарного. Естественно, нет никаких проблем с переносимостью, с разными операционными платформами и т.п.

 

- простой порядок взаимодействия между группами, разрабатывающими модель и rtl. Нужно договориться лишь об именах и форматах dump-файлов. нет утомительного этапа совместной отладки моделирующей и верификационной сред. Уменьшается количество точек пересечения маршрута модели и маршрута rtl.

 

- Уменьшается время счета при верификации. Не надо каждый раз обсчитывать модель, т.к. векторы уже записаны. Не тратится время на межпроцессное взаимодействие. Как следствие, уменьшается время на разработку rtl.

 

Подключения и сложные взаимодействия между моделью и rtl-реализацией возможны, но чем больше и сложнее цос-блок, тем меньше в этом практического смысла.

 

Смысл включать фпга в процесс верификации мне тоже не совсем понятен

- Если вы дотянули вашу rtl-реализацию до синтеза под fpga, то ступайте в лабораторию и работайте с реальным сигналом. Но это уже другая песня.

- Если вам нужно побыстрее прогнать длинные векторы, то с фпга вы не получите метрик покрытия, и ваши предположения о достаточной длине - всего лишь предположения. Наверное можно придумать какие-то невероятные сценарии: часть блоков в фпга, а часть в симуляторе, но я такого не встречал.

 

Генераторы HDL применимы сейчас для каких-то штучных и/или экспериментальных продуктов с fpga, поэтому находятся вне фокуса моих интересов. Понятное дело, что сгенерированный код, предназначенный для чего-то серьезного, требует такой же полноценной процедуры верификации.

 

По моим наблюдениям уже долгое время базовый маршрут верификации блоков цос остается неизменным, однако появляется много новых инструментов и идей. Возможно, они применимы лишь для каких-то специфичных задач. Возможно, что на каких-то специфичных задачах и/или маршрутах разработки их использование даст выигрыш.

 

Такие дела.

 

Fat Robot, можете поделиться Вашим опытом и идеями по поводу методологии верификации блоков цос?

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this